アクティブマトリクス型表示装置

発明者： ,
出願人/特許権者：
代理人 (1件)：吉田研二 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-098334
公開番号（公開出願番号）：特開2002-297060
出願日： 2001年03月30日
公開日（公表日）： 2002年10月09日
要約：

【要約】【課題】高開口率で表示品質の高いアクティブマトリクス型表示装置の実現。【解決手段】各画素がトップゲート型の薄膜トランジスタ(TFT)1と補助容量Cscと液晶容量Clcを備えるアクティブマトリクス型表示装置であり、補助容量Cscの第1電極30は、TFT1のp-Si能動層14と同一層で、第2電極32は、第1電極30の下層に絶縁層12を挟んで形成する。第2電極32は、画素表示部とTFTの少なくともチャネル領域とが開口されたブラックマトリクスを兼用する。このように第2電極32はチャネル領域が開口されているので、第2電極を能動層14の下方に設けたことによるチャネル形成時の条件が変化しない。またドライバを同一基板上に内蔵する場合に、ドライバ部TFTと画素部TFTとで、両方のチャネル形成領域にはいずれも第2電極などが存在せず、形成条件を等しくできる。

請求項（抜粋）：

アクティブマトリクス型表示装置において、マトリクス状に配置される画素のそれぞれはゲートラインとデータラインとの交差付近に構成され、薄膜トランジスタと、表示素子と、補助容量とを備え、基板上には、画素毎にトップゲート型として前記薄膜トランジスタが形成されており、前記補助容量の第1電極は、前記薄膜トランジスタの能動層を構成する半導体層から形成され、前記補助容量の第2電極は、前記第1電極と絶縁層を挟んで重なるように該第1電極と前記基板との間に形成され、さらに、該第2電極は、各画素間を遮光するブラックマトリクス機能を備え、かつ各画素の前記薄膜トランジスタの少なくともチャネル領域が開口していることを特徴とするアクティブマトリクス型表示装置。

IPC (5件)：

G09F 9/30 338 , G02F 1/1368 , H01L 21/20 , H01L 29/786 , H01L 21/336

FI (6件)：

G09F 9/30 338 , G02F 1/1368 , H01L 21/20 , H01L 29/78 612 D , H01L 29/78 619 B , H01L 29/78 627 G

Fターム (66件)：

2H092GA59 , 2H092JA25 , 2H092JB54 , 2H092JB69 , 2H092KA04 , 2H092KA05 , 2H092MA30 , 2H092NA01 , 2H092NA07 , 2H092PA01 , 2H092PA06 , 5C094AA05 , 5C094AA10 , 5C094AA43 , 5C094AA48 , 5C094AA54 , 5C094BA03 , 5C094BA43 , 5C094CA19 , 5C094DA09 , 5C094DA13 , 5C094DB01 , 5C094DB04 , 5C094EA04 , 5C094EA05 , 5C094EA10 , 5C094EB02 , 5C094ED15 , 5C094FA01 , 5C094FA02 , 5C094FB12 , 5C094FB14 , 5C094FB15 , 5C094GB10 , 5F052AA02 , 5F052DA02 , 5F052JA01 , 5F110AA06 , 5F110AA21 , 5F110BB02 , 5F110CC02 , 5F110DD02 , 5F110DD03 , 5F110DD04 , 5F110DD13 , 5F110DD14 , 5F110EE03 , 5F110EE28 , 5F110FF02 , 5F110GG02 , 5F110GG13 , 5F110GG35 , 5F110HJ01 , 5F110HJ23 , 5F110HL03 , 5F110HL07 , 5F110HM15 , 5F110HM19 , 5F110NN03 , 5F110NN27 , 5F110NN43 , 5F110NN44 , 5F110NN46 , 5F110NN72 , 5F110NN73 , 5F110PP03

引用特許：

審査官引用 (2件)

液晶表示素子用薄膜トランジスタアレイ
公報種別：公開公報出願番号：特願平8-274339 出願人：ソニー株式会社
液晶表示装置
公報種別：公開公報出願番号：特願平8-205378 出願人：株式会社半導体エネルギー研究所, シャープ株式会社

前のページに戻る