特許
J-GLOBAL ID：200903050456750713
液晶表示素子用薄膜トランジスタアレイ
発明者：
出願人/特許権者：
代理人 (1件)：
船橋 國則
公報種別：公開公報
出願番号（国際出願番号）：特願平8-274339
公開番号（公開出願番号）：特開平10-123567
出願日： 1996年10月17日
公開日（公表日）： 1998年05月15日
要約：
【要約】【課題】 高精細化しても開口率を損なわず、また画素欠陥の修正を可能にする薄膜トランジスタを得る。【解決手段】 ゲート配線2と信号配線3とで囲まれた各画素領域4内にゲート電極7a、7bがゲート配線2から延びて形成され、ゲート配線2間にこのゲート配線2に対して略平行に補助容量線6が設けられている。また平面視略コ字形をなしかつソース・ドレイン領域を有する活性層10が、補助容量線6とゲート絶縁膜を介して重なりかつゲート電極2とゲート絶縁膜を介して交差する状態で設けられている。さらに活性層10上にこれを覆いかつ第1接続孔13と第2接続孔14とが形成された絶縁膜を介して表示電極が設けられている。そして補助容量線6と同一層でかつ第1接続孔13の直下位置に、遮光材料からなり、かつ第1接続孔13の開口面積よりも大きい面積の第1遮光膜8が形成されている。
請求項（抜粋）：
透光性の基板上に間隔をあけて略平行に配置された複数のゲート配線と、該ゲート配線に交差する状態でかつ間隔をあけて略平行に配置された複数の信号配線と、前記ゲート配線と前記信号配線とで囲まれた各画素領域内に設けられた薄膜トランジスタと、前記ゲート配線間に該ゲート配線に対して略平行に設けられた補助容量線と、前記ゲート配線から前記画素領域内に向けて延びて形成された前記薄膜トランジスタ用のゲート電極と、前記補助容量線とゲート絶縁膜を介して重なりかつ前記ゲート電極と前記ゲート絶縁膜を介して交差する状態で設けられてなるもので、該ゲート電極の両側位置にそれぞれ前記薄膜トランジスタ用のソース・ドレイン領域が形成された活性層と、該活性層上を覆って設けられるとともに、前記ゲート電極の両側位置の一方に形成されたソース・ドレイン領域に達する第1接続孔と他方に形成されたソース・ドレイン領域の他方に達する第2接続孔とが形成された絶縁膜と、該絶縁膜上に、前記第1接続孔を介して前記一方のソース・ドレイン領域と接続する状態で設けられた表示電極とを備え、前記信号配線が、前記絶縁膜上に前記第2接続孔を介して前記他方のソース・ドレイン領域と接続する状態で設けられ、前記ゲート配線、前記ゲート電極、前記補助容量線および前記信号配線が、前記基板に入射する光を遮光する材料で形成されている液晶表示素子用薄膜トランジスタアレイにおいて、前記補助容量線と同一層には、前記第1接続孔の直下位置に前記光を遮光する材料からなる第1遮光膜が形成され、該第1遮光膜は、前記第1接続孔の開口面積よりも大きい面積で形成されていることを特徴とする液晶表示素子用薄膜トランジスタアレイ。
IPC (3件)：
G02F 1/136 500
, H01L 29/43
, H01L 29/786
G02F 1/136 500
, H01L 29/46 R
, H01L 29/78 612 C
, H01L 29/78 619 B
