特許
J-GLOBAL ID：200903033019463762
画像縮小処理装置
発明者：
出願人/特許権者：
代理人 (1件)：
石井 康夫 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平8-338320
公開番号（公開出願番号）：特開平10-178542
出願日： 1996年12月18日
公開日（公表日）： 1998年06月30日
要約：
【要約】【課題】 PRES方式を採用しながら原画像データを従来よりも高速に1/2n (n≧2)に解像度変換することを可能として、さらに従来よりも回路規模の小さい画像縮小処理装置を提供する。【解決手段】 レイヤーレジスタ3は、1ブロックの原画像およびその縮小処理途中の縮小結果を有し、それらに対応してブロック外となる参照画素を参照画素レジスタ4に保持する。2n ×2n 画素のブロックごとに原画像データをレイヤーレジスタ3に入力し、対応する参照画素を参照画素レジスタ4に設定する。そして、参照画素からアドレス生成回路6でROM7のアドレスを生成し、ROM7から縮小画素の値を得る。いわゆるPRES方式によって1/2縮小してレイヤーレジスタ3に書き込む。次に1/2縮小画素から1/4縮小を行ない、これを繰り返し行なって、所望の縮小率の画素値を得て出力する。
請求項（抜粋）：
2n ×2n 画素のブロックごとに分割して原画像データを入力しかつ縮小処理を行なった後で縮小画素データを出力するための入出力制御手段と、目的のサイズまで画像縮小処理を行なう中で必要となる途中段階の各縮小画素を一時記憶しておくためのレイヤー記憶手段と、目的のサイズまで画像縮小処理を行なう中で必要となる途中段階の参照画素を一時記憶しておくための参照画素用記憶手段と、画素の配列に対応した縮小画素の値を取得するための縮小画素値取得手段と、全体の動作を制御する縮小処理制御手段を備え、該縮小処理制御手段は、各々の2n ×2n 画素ブロックを前記入出力制御手段から前記レイヤー記憶手段に読み込み、前記レイヤー記憶手段および前記参照画素用記憶手段を参照してPRES方式により前記縮小画素値取得手段から順次1/2縮小した画素値を取得して前記レイヤー記憶手段に書き込む動作を繰り返し、目的のサイズまで画像縮小処理を行なった縮小画素を前記入出力制御手段から出力するように制御することを特徴とする画像縮小処理装置。
IPC (3件)：
H04N 1/393
, G06T 3/40
, H04N 1/21
H04N 1/393
, H04N 1/21
, G06F 15/66 355 B
