特許
J-GLOBAL ID:200903033053281010

薄膜トランジスタとその製造方法及び表示装置

発明者:
出願人/特許権者:
代理人 (1件): 舘野 千惠子
公報種別:公開公報
出願番号(国際出願番号):特願2006-242743
公開番号(公開出願番号):特開2008-066510
出願日: 2006年09月07日
公開日(公表日): 2008年03月21日
要約:
【課題】キャリア移動の際の鏡像力を低減し、さらにトンネリングを容易にすることで、動作周波数が大きく、低消費電力である有機TFTを提供すること。【解決手段】絶縁基板2上に、ゲート電極3と、ゲート絶縁膜4と、ソース電極5・ドレイン電極6と、半導体層7と、を順次積層した薄膜トランジスタにおいて、前記ソース電極5と前記半導体層7との界面、または前記ドレイン電極6と前記半導体層7との界面に、選択的に有機化合物層8を設けることを特徴とする。【選択図】図1
請求項(抜粋):
絶縁基板上に、ゲート電極と、ゲート絶縁膜と、ソース・ドレイン電極と、半導体層と、を順次積層した薄膜トランジスタにおいて、 前記ソース電極と前記半導体層との界面、または前記ドレイン電極と前記半導体層との界面に、選択的に有機化合物層を設けることを特徴とする薄膜トランジスタ。
IPC (5件):
H01L 29/786 ,  H01L 51/05 ,  H01L 51/30 ,  H01L 51/40 ,  H01L 21/336
FI (6件):
H01L29/78 618B ,  H01L29/28 100A ,  H01L29/28 220D ,  H01L29/28 370 ,  H01L29/78 616V ,  H01L29/78 616K
Fターム (33件):
5F110AA01 ,  5F110AA09 ,  5F110BB01 ,  5F110CC03 ,  5F110CC09 ,  5F110DD01 ,  5F110EE01 ,  5F110EE02 ,  5F110EE03 ,  5F110EE04 ,  5F110EE42 ,  5F110EE44 ,  5F110FF01 ,  5F110FF02 ,  5F110FF03 ,  5F110FF24 ,  5F110FF27 ,  5F110FF29 ,  5F110GG05 ,  5F110GG19 ,  5F110GG24 ,  5F110GG25 ,  5F110GG28 ,  5F110GG29 ,  5F110GG42 ,  5F110HK01 ,  5F110HK02 ,  5F110HK04 ,  5F110HK07 ,  5F110HK21 ,  5F110HK32 ,  5F110HM03 ,  5F110HM12
引用特許:
出願人引用 (3件)

前のページに戻る