特許
J-GLOBAL ID:200903033073051640

プリント配線基板

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2008-018419
公開番号(公開出願番号):特開2009-182065
出願日: 2008年01月30日
公開日(公表日): 2009年08月13日
要約:
【課題】リターンパスが確保され、しかも位相統一精度が高い、電子部品が実装されたプリント配線基板を提供する。【解決手段】抵抗10の端子対13にあって、一方の端子11に短路表層導電路17aを導通させ、他方の端子11に長路表層導電路17bを導通させた。しかも、隣り合う表層導電路17にあっては、短路表層導電路17aと長路表層導電路17bとが隣り合うように各々配置し、隣り合うビア15を、千鳥状となるように配置した。【選択図】図1
請求項(抜粋):
複数のパッドおよび複数のビアを有し、それぞれの該パッドが該ビアに表層導電路を介して接続された実装用基板と、 複数の端子を有し、該端子が前記パッドに半田を介して接続された一または複数の電子部品とを備えたプリント配線基板であって、 前記一または複数の電子部品の前記端子は、入力信号端子および出力信号端子からなり、該入力信号端子および該出力信号端子で端子対が構成され、 前記端子対には、前記入力信号端子および前記出力信号端子の間の中心を通る基準軸が設定され、当該端子対が該基準軸方向に並んで複数配置されていると共に、 前記表層導電路は、前記端子と前記ビアとの間で、前記基準軸と直交する方向に形成され、 前記端子対の一方の前記端子に前記半田および前記パッドを介して接続された前記表層導電路は、所定の路長に設定された短路表層導電路とされ、 前記端子対の他方の前記端子に前記半田および前記パッドを介して接続された前記表層導電路は、前記短路表層導電路の路長より長く設定された長路表層導電路とされ、 かつ、前記基準軸方向で隣り合う前記表層導電路にあっては、前記短路表層導電路と前記長路表層導電路とが交互に隣り合うように各々配置され、 前記短路表層導電路の路長と前記長路表層導電路の路長の和は、すべての該端子対で等しいことを特徴とするプリント配線基板。
IPC (1件):
H05K 1/02
FI (1件):
H05K1/02 J
Fターム (5件):
5E338AA03 ,  5E338BB75 ,  5E338CC01 ,  5E338CD33 ,  5E338EE14
引用特許:
出願人引用 (1件)
  • 部品実装基板
    公報種別:公開公報   出願番号:特願2006-145365   出願人:日本電気株式会社

前のページに戻る