特許

J-GLOBAL ID：200903033117078664

MEMS素子の製造方法

発明者： 佐藤 彰
出願人/特許権者： セイコーエプソン株式会社
代理人 (3件)： 上柳 雅誉 ,  藤綱 英吉 ,  須澤 修
公報種別：公開公報
出願番号（国際出願番号）：特願2005-038743
公開番号（公開出願番号）：特開2006-224219
出願日： 2005年02月16日
公開日（公表日）： 2006年08月31日
要約：

【課題】 構造体のリリース工程で配線への損傷を与えることがなく、また、MEMS素子の集積度が向上したMEMS素子の製造方法を提供する。【解決手段】 半導体基板10上に構造体17を備えたMEMS素子1の製造方法であって、構造体17の下方の絶縁膜11をエッチングして構造体17をリリースする工程と、絶縁膜11をエッチングした空間にSOG膜20を形成する工程と、構造体17の上方に配線22と層間絶縁膜21,23とを積層する工程と、構造体17の上方の層間絶縁膜21,23をSOG膜20表面までエッチングし開口部26を形成する工程と、構造体17の下の前記SOG膜20をエッチングし構造体17をリリースする工程と、を少なくとも備える。【選択図】 図4

請求項（抜粋）：

半導体基板上に構造体を備えたMEMS素子の製造方法であって、 前記構造体の下方の犠牲層をエッチングして前記構造体をリリースする工程と、 前記犠牲層としてエッチングした空間にSOG膜を形成する工程と、 前記構造体の上方に配線と層間絶縁膜とを積層する工程と、 前記構造体の上方の前記層間絶縁膜を少なくとも前記SOG膜表面までエッチングし開口部を形成する工程と、 前記構造体の下の前記SOG膜をエッチングし前記構造体をリリースする工程と、 を少なくとも備えたことを特徴とするMEMS素子の製造方法。

IPC (3件)：

B81C 1/00 ,  H01L 21/822 ,  H01L 27/04

FI (2件)：

B81C1/00 ,  H01L27/04 D

Fターム (3件)：

5F038AZ09 ,  5F038EZ15 ,  5F038EZ20

引用特許：

出願人引用 (1件)

• マイクロ構造体およびその製造方法
  公報種別：公開公報   出願番号：特願2003-073545   出願人：セイコーエプソン株式会社