特許
J-GLOBAL ID:200903033131944064
集積プロセッサ、集積コンピュータシステムおよびコンピュータシステム
発明者:
,
,
,
出願人/特許権者:
代理人 (1件):
深見 久郎 (外3名)
公報種別:公開公報
出願番号(国際出願番号):特願平7-270006
公開番号(公開出願番号):特開平8-263466
出願日: 1995年10月18日
公開日(公表日): 1996年10月11日
要約:
【要約】【課題】 パーソナル情報デバイスのデータ集中視覚集中および音声集中要求に対処する回路を用いる集積プロセッサを単一のモノリシック回路上に製造する。【解決手段】 集積プロセッサ10はCPUコア14、メモリコントローラ16および種々の周辺装置を含んで万能かつ高性能となる。周波数の異なるクロック信号を発生するための複数のフェイズロックドループを含むクロック制御装置26を設けて種々のサブシステムを適切にクロックするためプロセッサの電力消費は小さい。クロック制御装置が種々のサブシステムに与えるクロック信号は1つの水晶発振器入力信号から引出される。電力管理装置24がプロセッサ内に組み入れられ、種々のサブシステムへのクロック信号の周波数および/または適用を制御しかつその他の電力管理機能を制御する。プロセッサのピン数はプロセッサの所望の機能性に応じてある外部ピンを選択的に多重化するので最小となる。
請求項(抜粋):
集積プロセッサであって、単一のモノリシック半導体基板上に、CPUコアと、メモリコントローラと、DMAコントローラと、プログラマブルタイマと、割込コントローラと、ビデオコントローラと、並列ポートと、直列ポートとを含み、これらはすべてバス構造を介して相互接続される、集積プロセッサ。
引用特許:
出願人引用 (6件)
-
特開昭61-285521
-
特開昭59-200327
-
特開昭63-053626
-
特開平2-263220
-
特開平4-222009
-
半導体集積回路
公報種別:公開公報
出願番号:特願平3-249521
出願人:富士通株式会社, 富士通ヴイエルエスアイ株式会社
全件表示
前のページに戻る