特許

J-GLOBAL ID：200903033231988220

集積回路素子製造方法

発明者： ラーマチャンドラ・ディヴァカルーニ ,  ユージュン・リー ,  ジャック・エイ・マンデルマン
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレ-ション
代理人 (1件)： 坂口 博 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-046447
公開番号（公開出願番号）：特開2000-252445
出願日： 2000年02月23日
公開日（公表日）： 2000年09月14日
要約：

【要約】【課題】 より安定したしきい値電圧を生成するための方法および構造を提供すること。【解決手段】 この集積回路素子および集積回路素子の製造方法は、記憶素子の隣りに、記憶素子に隣接する記憶ノード拡散領域308と記憶ノード拡散領域に対向するビット線コンタクト拡散領域306とを含むようにパターン形成したゲート・スタック301を形成すること、記憶ノード拡散領域308とビット線コンタクト拡散領域306に不純物を注入すること、パターン形成したゲート・スタック301上に絶縁体層を形成すること、ビット線コンタクト拡散領域306に隣接するパターン形成したゲート・スタック301の一部分に沿って側壁スペーサ53を形成すること、絶縁体層が第2の拡散領域からハロー注入物を遮らないようにビット線コンタクト拡散領域にハロー注入物60を注入すること、および集積回路素子をアニールして、ハロー注入物60を不純物よりも先に拡散させることを含む。

請求項（抜粋）：

記憶素子と、前記記憶素子に隣接する記憶ノード拡散領域と、前記記憶ノード拡散領域に隣接するパターン形成したゲート・スタックと、前記パターン形成したゲート・スタックに隣接するビット線コンタクト拡散領域とを含む集積回路素子を製造する方法であって、基板に不純物を注入して、前記記憶ノード拡散領域と前記ビット線コンタクト拡散領域とを形成する段階と、前記パターン形成したゲート・スタック上に絶縁体を形成する段階と、前記ビット線コンタクト拡散領域の上から前記絶縁体の一部分を除去して、前記ビット線コンタクト拡散領域に隣接する前記パターン形成したゲート・スタックの一部分に沿って側壁スペーサを形成する段階と、前記絶縁体が、前記ビット線コンタクト拡散領域からハロー注入物を遮らないように、前記ビット線コンタクト拡散領域に斜めにハロー注入物を注入する段階と、前記集積回路素子をアニールして、前記不純物より前に前記ハロー注入物を拡散させる段階とを含む方法。

IPC (4件)：

H01L 27/108 ,  H01L 21/8242 ,  H01L 21/265 604 ,  H01L 29/78

FI (4件)：

H01L 27/10 671 Z ,  H01L 21/265 604 Z ,  H01L 27/10 625 A ,  H01L 29/78 301 S

引用特許：

審査官引用 (4件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平8-164615   出願人：ソニー株式会社
• 半導体集積回路装置の製造方法および半導体集積回路装置
  公報種別：公開公報   出願番号：特願平9-300815   出願人：株式会社日立製作所
• 閾値下スイングを有する絶縁ゲート電界効果トランジスタおよびその製造方法
  公報種別：公開公報   出願番号：特願平7-097658   出願人：モトローラ・インコーポレイテッド
• 半導体集積回路装置の製造方法
  公報種別：公開公報   出願番号：特願平10-180800   出願人：株式会社日立製作所