特許
J-GLOBAL ID：200903033269520427

ルータ装置とその出力ポート回路及びその制御方法

発明者：
村上 孝三

村上 孝三 について

, 
戸出 英樹

戸出 英樹 について

, 
木下 和彦

木下 和彦 について

, 
南 勝也

南 勝也 について


出願人/特許権者：
株式会社半導体理工学研究センター

株式会社半導体理工学研究センター について


代理人 (3件)： 青山 葆 ,  河宮 治 ,  石野 正弘
公報種別：公開公報
出願番号（国際出願番号）：特願2002-365494
公開番号（公開出願番号）：特開2004-200905
出願日： 2002年12月17日
公開日（公表日）： 2004年07月15日
要約：
【課題】クラスに見合ったサービスを提供できるとともに、特定フローによるバッファメモリの占有を解消でき、出力ポート回路内のバッファメモリに対するパケットの入出力の処理を高速化する。【解決手段】ルータ装置のための出力ポート回路3において、出力ポートコントローラ20は、送信すべきパケットが属する各フローに対してバッファメモリ13に格納可能なメモリサイズの基準となる基本量をそれぞれ割り当てるときに、帯域保証型クラスに属するパケットの各フローに対する基本量を、当該各フローが要求するメモリサイズだけ個別に割り当てて管理する一方、ベストエフォート型クラスに属するパケットの各フローに対する基本量を、バッファメモリ13全体のメモリサイズから、帯域保証型クラスに割り当てられた各基本量の総和を減算したメモリサイズを一括して割り当てて管理する。【選択図】 図1
請求項（抜粋）：
入力ポート回路を介して受信されたパケットをスイッチファブリック回路により各出力ポート回路を介して各隣接するノードにルーティングして送信するルータ装置のための出力ポート回路において、 連続した複数のパケットによりフローを構成し、上記フローは帯域保証型クラス又はベストエフォート型クラスに属し、 上記出力ポート回路は、 送信すべきパケットを一時的に格納する記憶手段と、 上記記憶手段への上記パケットの格納及び読み出しを制御する制御手段とを備え、 上記制御手段は、送信すべきパケットが属する各フローに対して上記記憶手段に格納可能なメモリサイズの基準となる基本量をそれぞれ割り当てるときに、帯域保証型クラスに属するパケットの各フローに対する基本量を、当該各フローが要求するメモリサイズだけ個別に割り当てて管理する一方、ベストエフォート型クラスに属するパケットの各フローに対する基本量を、上記記憶手段全体のメモリサイズから、上記帯域保証型クラスに割り当てられた各基本量の総和を減算したメモリサイズを一括して割り当てて管理することを特徴とするルータ装置の出力ポート回路。
IPC (2件)：
H04L12/56 ,  H04L12/46
FI (3件)：
H04L12/56 F ,  H04L12/56 200Z ,  H04L12/46 100R
Fターム (9件)：
5K030HA08 ,  5K030HD03 ,  5K030KA03 ,  5K030LE17 ,  5K030MB09 ,  5K033DB13 ,  5K033DB16 ,  5K033DB18 ,  5K033EC04
引用特許：
出願人引用 (4件)
全件表示

前のページに戻る

TOP

BOTTOM