特許

J-GLOBAL ID：200903033318175048

半導体装置及びその製造方法

発明者： 岡本 圭史郎 ,  石月 義克 ,  柄沢 一明 ,  水越 正孝 ,  須賀 唯知
出願人/特許権者： 富士通株式会社 ,  須賀 唯知
代理人 (1件)： 國分 孝悦
公報種別：公開公報
出願番号（国際出願番号）：特願2003-176751
公開番号（公開出願番号）：特開2005-012098
出願日： 2003年06月20日
公開日（公表日）： 2005年01月13日
要約：

【課題】コストで高さが均一且つ平滑な金属端子の形成が可能であり、低ダメージの実装を可能とする高信頼性を有する半導体装置を実現する。【解決手段】半導体チップ1及び回路基板11の電極4,14及びこれを覆う接着性及び熱可塑性に優れた絶縁膜5,15が形成された各表面において、バイトを用いた切削加工により電極4,14の表面及び絶縁膜5,15の表面が連続して平坦となるように平坦化処理し、平坦化された前記表面における電極4,14及び絶縁膜5,15を対向させて接続し、加圧・加熱して一体化する。【選択図】 図1

請求項（抜粋）：

接着性を有する絶縁材料を用いて、一対の基体の各表面にそれぞれ形成された複数の電極を埋め込み封止する絶縁膜を形成する工程と、 前記一対の基体のうち、少なくとも一方の前記基体について、バイトを用いた切削加工により、前記複数の電極の表面及び前記絶縁膜の表面が連続して平坦となるように平坦化処理する工程と、 前記各基体を、前記複数の電極同士及び前記絶縁膜同士を対向させて接続し、一体化する工程と を含むことを特徴とする半導体装置の製造方法。

IPC (1件)：

H01L21/60

FI (1件)：

H01L21/60 311S

Fターム (4件)：

5F044KK02 ,  5F044KK17 ,  5F044LL11 ,  5F044RR17

引用特許：

審査官引用 (2件)

• 特開平4-037148
  
• 半導体装置とその製造方法及びこの半導体装置を用いた実装構造体とその製造方法
  公報種別：公開公報   出願番号：特願平8-041425   出願人：株式会社東芝