特許
J-GLOBAL ID：200903033377846479
構成可能ロジックアレイ
発明者：
,
出願人/特許権者：
代理人 (1件)：
浜田 治雄
公報種別：公開公報
出願番号（国際出願番号）：特願平6-137587
公開番号（公開出願番号）：特開平7-058631
出願日： 1994年06月20日
公開日（公表日）： 1995年03月03日
要約：
【要約】【目的】 予め予測されることがない配列に付加的接続リソースを設けることにより、また、異なる型の一連のセルを設けてアレイ状に配列することにより、アレイの総合的な利用を増進する。【構成】 構成可能半導体集積回路は、各々がセルのマトリクスアレイを定める個別のサイト又はセル(CC)で複数の論理回路が形成されるゾーンからなる。セルのマトリクスアレイは、少なくともゾーン(それぞれセルのマトリクスアレイからなる)に細分化されており、かつ、更に各ゾーンのためのポート配列からなり、体系的な経路指定リソース構造は、(i)各ゾーンのポート配列と選択可能な接続を有するグローバル接続パス(G、X)と、(ii)ポート配列と少なくともゾーンにおけるいくつかのセルの間に延在する媒体接続パス(M)と、(iii)制限された信号変換システムからなるローカル直接接続パスとからなる。
請求項（抜粋）：
個別のサイト又はセル(CC)状に複数の論理回路が形成された領域からなる半導体集積回路であって、マトリクスアレイを限定し、セルのマトリクスアレイは少なくとも複数のゾーン(11)へ細分化され、各ゾーンは、前記セルの1つのマトリクスアレイからなりかつ更に各ゾーン毎のポート構造(VPC、HPC)からなり、体系的な経路指定リソース構造を有する半導体集積回路であって、(i)グローバル接続パス(G)であって2以上のゾーンにわたって連続的に延在しかつ少なくともいくつかのゾーンのポート構造と選択可能な接続を有するものと、(ii)媒体接続パス(M)であってポート構造から延在しかつある1つのゾーンにおける少なくともいくつかのセルと選択的に接続可能なものと、(iii)ローカル直接接続パスであって各セル毎にセルの入出力間の制限された信号変換システムからなるローカル直接接続バスとからなり、各セルは導電状態に関し選択可能であり、それらのパスは前記論理回路毎にその出力から他の前記論理回路のいくつかの第1の組の入力にわたり延在しかつその入力から他の前記論理回路のいくつかの第2の組の出力にわたり延在し、論理回路の各第1の組は論理回路の他の第1の組のいずれとも異なり、かつ論理回路の各第2の組は論理回路の他の第2の組のいずれとも異なる半導体集積回路。
IPC (2件)：
FI (2件)：
H01L 21/82 A
, H01L 21/82 W
