特許

J-GLOBAL ID：200903033486583364

半導体装置の製造方法

発明者： 大橋 拓夫
出願人/特許権者： エルピーダメモリ株式会社
代理人 (1件)： 稲垣 清
公報種別：公開公報
出願番号（国際出願番号）：特願2006-212158
公開番号（公開出願番号）：特開2008-041825
出願日： 2006年08月03日
公開日（公表日）： 2008年02月21日
要約：

【課題】ゲート絶縁膜のシリコン基板との界面付近の窒素濃度の増加を抑制しつつ、逆側のゲート電極との界面付近の窒素濃度を高めた窒素含有ゲート絶縁膜を形成する。【解決手段】ゲート絶縁膜12を形成するステップが、シリコン基板11上に島状のSiN層22aを形成する窒化膜形成ステップと、ウェット酸化法を用いて、少なくともシリコン基板11と島状のSiN層22aとの界面にSiO2層21を形成する酸化膜形成ステップと、島状のSiN層22aを種としてSiNを成長させ、少なくともSiO2層21の表面を覆う層状のSiN層22を形成する窒化膜成長ステップとを有する。【選択図】図3

請求項（抜粋）：

窒素含有ゲート絶縁膜を形成する半導体装置の製造方法であって、 前記窒素含有ゲート絶縁膜を形成するステップが、 シリコン基板上に島状のシリコン窒化膜を形成する窒化膜形成ステップと、 ウェット酸化法を用いて、少なくとも前記シリコン基板と前記島状のシリコン窒化膜との界面にシリコン酸化膜を形成する酸化膜形成ステップと、 前記島状のシリコン窒化膜を種として窒化シリコンを成長させ、少なくとも前記シリコン酸化膜の表面を覆う層状のシリコン窒化膜を形成する窒化膜成長ステップと、 を有することを特徴とする半導体装置の製造方法。

IPC (4件)：

H01L 21/318 ,  H01L 29/78 ,  H01L 21/316 ,  C23C 16/34

FI (5件)：

H01L21/318 M ,  H01L29/78 301G ,  H01L21/318 B ,  H01L21/316 S ,  C23C16/34

Fターム (36件)：

4K030AA03 ,  4K030AA06 ,  4K030BA40 ,  4K030CA04 ,  4K030CA12 ,  4K030DA08 ,  4K030EA03 ,  4K030FA10 ,  4K030HA01 ,  4K030LA15 ,  5F058BA20 ,  5F058BC02 ,  5F058BC08 ,  5F058BD01 ,  5F058BD04 ,  5F058BD10 ,  5F058BF37 ,  5F058BF63 ,  5F058BF64 ,  5F058BH04 ,  5F058BJ01 ,  5F140AA06 ,  5F140AA24 ,  5F140AA28 ,  5F140BA01 ,  5F140BD01 ,  5F140BD05 ,  5F140BD07 ,  5F140BD10 ,  5F140BD15 ,  5F140BE01 ,  5F140BE07 ,  5F140BE08 ,  5F140BE09 ,  5F140BF04 ,  5F140CB04

引用特許：

出願人引用 (1件)

• ゲート絶縁膜の形成方法
  公報種別：公開公報   出願番号：特願2000-403168   出願人：ソニー株式会社