特許

J-GLOBAL ID：200903033548888841

接合方法および導電性回路構造

発明者： クオ-チュアン リウ ,  マイケル ジー.リー
出願人/特許権者： 富士通株式会社
代理人 (1件)： 石田 敬 (外4名)
公報種別：公開公報
出願番号（国際出願番号）：特願2002-277425
公開番号（公開出願番号）：特開2003-124250
出願日： 2002年09月24日
公開日（公表日）： 2003年04月25日
要約：

【要約】【課題】 導電性領域をもつ回路形成層上に誘電体層(好ましくはボンディングシート)を被着させる段階を含む接合方法を提供する。【解決手段】 導電性領域上の誘電体層内にアパーチャが形成される。もう1つの回路形成基板上に配置された導電性本体が、該アパーチャ内に挿入される。該導電性本体は主領域(例えば導電性ポスト)および空乏領域(例えば、金属または過渡的液体金属ボンディング材料の薄層)を含んでなる。該空乏領域は回路形成層上の導電性領域と接触し、これら回路形成層は合わせて積層される。該空乏領域から金属間領域を形成すべく、その組合せに対し熱および圧力を加える。

請求項（抜粋）：

導電性領域をもつ回路形成層上に誘電体層を被着する段階と、前記導電性領域上の前記誘電体層内にアパーチャを形成する段階と、主領域と空乏領域を含む導電性本体であって該空乏領域がその導電性領域と接触するその導電性本体を、前記アパーチャ内に挿入する段階と、前記空乏領域から金属間領域を形成する段階と、を含んでなる接合方法。

Fターム (9件)：

5F044LL01 ,  5F044LL04 ,  5F044LL11 ,  5F044LL13 ,  5F044QQ02 ,  5F044QQ03 ,  5F044RR17 ,  5F044RR18 ,  5F044RR19

引用特許：

出願人引用 (7件)

• 米国特許第5,376,403号明細書
  
• 米国特許第5,128,746号明細書
  
• 米国特許第5,232,532号明細書
  
• 米国特許第5,157,828号明細書
  
• 米国特許第5,187,123号明細書
  
• 米国特許第5,839,188号明細書
  
• 米国特許第5,842,273号明細書
  

審査官引用 (3件)

• 特公昭48-039933
  
• 半導体装置及び半導体装置実装構造体
  公報種別：公開公報   出願番号：特願平6-007079   出願人：株式会社東芝
• 特開平2-072642