特許

J-GLOBAL ID：200903033729516431

クロッキング回路

発明者： ラッセル・ジェイムス・ホウトン ,  デュアンヌ・エルマー・ガルビ
出願人/特許権者： インターナショナル・ビジネス・マシーンズ・コーポレイション
代理人 (1件)： 合田 潔 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-236403
公開番号（公開出願番号）：特開平8-147974
出願日： 1995年09月14日
公開日（公表日）： 1996年06月07日
要約：

【要約】【課題】 電源電圧VDDが増加するにつれて、信号発生遅延も増加するように電源電圧VDDに追従するクロッキング信号を与える。【解決手段】 1つのクロッキング回路20において、容量性負荷Cは、電源電圧VDDにしたがって変化する電荷量を蓄積する。電流源Iは、入力信号に応答するインバータ30の制御の下で容量性負荷Cを線形的に放電する。インバータ32は、容量性負荷に接続され、容量性負荷がトリガ・レベルV0 まで線形放電するのを検出し、トリガ・レベルを検出するとクロッキング信号を与える、トリガ・レベルはあらかじめ決定され、電源電圧VDDの変化とは実質的に独立である。このクロッキング技術は、DRAMまたはSRAMのようなメモリ・デバイス内で好適に用いることができる。

請求項（抜粋）：

電源電圧VDDにより電力供給され、入力信号に応答して出力信号を発生するクロッキング回路において、前記電源電圧VDDに応じて変わる量の電荷を蓄積する容量性負荷と、前記容量性負荷を線形的に放電する放電手段と、前記容量性負荷と前記放電手段との間に接続され、前記入力信号に応答して、前記放電手段による前記容量性負荷の線形放電を制御するスイッチ手段と、前記容量性負荷に接続され、前記電源電圧VDDの変動に実質的に依存しない所定のトリガ・レベルV0 まで前記容量性負荷が線形放電するのを検出し、前記容量性負荷における前記トリガ・レベルV0 を検出したとき、前記出力信号を与える検出手段とを備える、ことを特徴とするクロッキング回路。

IPC (3件)：

G11C 11/407 ,  G11C 11/417 ,  H03K 19/096

FI (2件)：

G11C 11/34 354 C ,  G11C 11/34 305

引用特許：

審査官引用 (3件)

• 特開平3-295311
  
• 信号遅延回路
  公報種別：公開公報   出願番号：特願平3-294765   出願人：オリンパス光学工業株式会社
• 特開昭59-087696