特許

J-GLOBAL ID：200903033848590178

半導体装置

発明者： 野田 隆夫 ,  斉藤 泰伸 ,  齋藤 渉 ,  藤本 英俊 ,  吉岡 啓 ,  新田 智洋 ,  垣内 頼人
出願人/特許権者： 株式会社東芝
代理人 (1件)： 日向寺 雅彦
公報種別：公開公報
出願番号（国際出願番号）：特願2007-189028
公開番号（公開出願番号）：特開2009-026975
出願日： 2007年07月20日
公開日（公表日）： 2009年02月05日
要約：

【課題】縦方向リーク電流を抑制する半導体装置を提供する。【解決手段】基板と、基板の上に設けられた第1導電型のGaN層と、GaN層の上に設けられたInXAlYGa1-X-YN(4.66X≦Y≦4.66X+0.41、X+Y≦1)からなるバリア層と、バリア層の上に設けられたGaNからなるチャネル層と、チャネル層の上に設けられ、チャネル層よりもバンドギャップが大きい窒化物半導体からなる電子供給層と、電子供給層の表面に接して設けられたソース電極と、電子供給層の表面に接して設けられたドレイン電極と、電子供給層の上におけるソース電極とドレイン電極との間に設けられたゲート電極とを備えた。【選択図】図1

請求項（抜粋）：

基板と、 前記基板の上に設けられた第1導電型のGaN層と、 前記GaN層の上に設けられたInXAlYGa1-X-YN(4.66X≦Y≦4.66X+0.41、X+Y≦1)からなるバリア層と、 前記バリア層の上に設けられたGaNからなるチャネル層と、 前記チャネル層の上に設けられ、前記チャネル層よりもバンドギャップが大きい窒化物半導体からなる電子供給層と、 前記電子供給層の表面に接して設けられたソース電極と、 前記電子供給層の表面に接して設けられたドレイン電極と、 前記電子供給層の上における前記ソース電極と前記ドレイン電極との間に設けられたゲート電極と、 を備えたことを特徴とする半導体装置。

IPC (4件)：

H01L 21/338 ,  H01L 29/778 ,  H01L 29/812 ,  H01L 29/41

FI (2件)：

H01L29/80 H ,  H01L29/44 L

Fターム (22件)：

4M104AA04 ,  4M104AA07 ,  4M104CC01 ,  4M104FF02 ,  4M104FF03 ,  4M104FF04 ,  4M104FF27 ,  4M104GG12 ,  5F102FA00 ,  5F102GB02 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ03 ,  5F102GK04 ,  5F102GK08 ,  5F102GK09 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR12 ,  5F102GV08 ,  5F102HC01

引用特許：

出願人引用 (1件)

• 絶縁性窒化物層及びその形成方法、半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願2000-241581   出願人：ソニー株式会社