特許
J-GLOBAL ID:200903034025551190
半導体装置及びその製造方法
発明者:
出願人/特許権者:
代理人 (1件):
京本 直樹 (外2名)
公報種別:公開公報
出願番号(国際出願番号):特願平11-095107
公開番号(公開出願番号):特開2000-294629
出願日: 1999年04月01日
公開日(公表日): 2000年10月20日
要約:
【要約】【課題】半導体装置の微細化を容易にすると共に製造工程を短縮させ製造コストの低減を容易にする。【解決手段】半導体基板上にMOSトランジスタのような半導体素子が形成され、この半導体素子上部に平坦化して形成された層間絶縁膜に複数のコンタクト孔が形成される。そして、上記コンタクト孔のうちの所定のコンタクト孔にコンタクトプラグが、残りのコンタクト孔上に配線層が、同一の導体膜の同一のドライエッチング工程でもって、形成される。ここで、上記層間絶縁膜として、多量の水素を含有するシリコン酸化膜を用い、上記のコンタクトプラグと配線層とを形成するためのドライエッチングの終点制御を容易にする。
請求項(抜粋):
半導体基板上に半導体素子と素子間を接続するための複数のコンタクト孔が形成され、前記複数のコンタクト孔のうちの所定のコンタクト孔にコンタクトプラグが、残りのコンタクト孔上に第1配線層が、一導体膜の1回のドライエッチング工程でもって、それぞれ形成されていることを特徴とする半導体装置。
IPC (7件):
H01L 21/768
, H01L 21/28
, H01L 21/3205
, H01L 27/108
, H01L 21/8242
, H01L 29/78
, H01L 21/336
FI (7件):
H01L 21/90 D
, H01L 21/28 F
, H01L 21/88 Q
, H01L 21/90 M
, H01L 27/10 621
, H01L 27/10 681 B
, H01L 29/78 301 Y
Fターム (86件):
4M104BB01
, 4M104BB28
, 4M104DD04
, 4M104DD08
, 4M104DD16
, 4M104DD17
, 4M104DD65
, 4M104DD66
, 4M104EE06
, 4M104EE08
, 4M104EE14
, 4M104EE15
, 4M104EE17
, 4M104FF14
, 4M104GG09
, 4M104GG16
, 4M104HH14
, 5F033HH04
, 5F033HH05
, 5F033HH28
, 5F033JJ04
, 5F033JJ05
, 5F033JJ28
, 5F033KK01
, 5F033MM05
, 5F033MM07
, 5F033NN03
, 5F033NN31
, 5F033QQ08
, 5F033QQ09
, 5F033QQ10
, 5F033QQ11
, 5F033QQ15
, 5F033QQ16
, 5F033QQ25
, 5F033QQ28
, 5F033QQ31
, 5F033QQ35
, 5F033QQ37
, 5F033QQ48
, 5F033QQ58
, 5F033QQ65
, 5F033QQ73
, 5F033QQ74
, 5F033QQ85
, 5F033RR04
, 5F033RR06
, 5F033RR09
, 5F033SS11
, 5F033SS22
, 5F033TT02
, 5F033TT08
, 5F033VV16
, 5F033XX04
, 5F033XX33
, 5F033XX34
, 5F040EC09
, 5F040EH03
, 5F040EH05
, 5F040EH08
, 5F040EK05
, 5F040FA07
, 5F040FA18
, 5F040FC21
, 5F040FC22
, 5F040FC27
, 5F083GA09
, 5F083GA28
, 5F083JA32
, 5F083JA35
, 5F083JA53
, 5F083KA05
, 5F083MA03
, 5F083MA06
, 5F083MA17
, 5F083MA19
, 5F083MA20
, 5F083NA01
, 5F083PR03
, 5F083PR07
, 5F083PR10
, 5F083PR18
, 5F083PR21
, 5F083PR23
, 5F083PR29
, 5F083PR39
引用特許:
前のページに戻る