デュアルゲート半導体装置

発明者：
出願人/特許権者：
代理人 (1件)：山口巖
公報種別：公開公報
出願番号（国際出願番号）：特願平5-017128
公開番号（公開出願番号）：特開平6-232392
出願日： 1993年02月04日
公開日（公表日）： 1994年08月19日
要約：

【要約】【目的】絶縁ゲートバイポーラトランジスタ等の伝導度変調作用を利用してオン電圧を低める半導体装置のターンオフ動作を促進する。【構成】n形の半導体領域2の表面部にp形のベース層21とn形のソース層23を拡散してベース層21の表面上に主ゲート25を配設し、かつp形のドレイン層33とp形の注入層34を互いに隣接させて拡散して相互間の上に副ゲート35を配設し、オン時には主副ゲート25と35の下のチャネルを導通させた状態で半導体領域2にソース層23から多数キャリアeを流入させ, 注入層34から少数キャリアhを注入して伝導度変調作用により第1と第2主端子T1とT2の間を低いオン電圧で導通させ、ターンオフ時には副ゲート35の下のチャネルを非導通状態にして少数キャリアhの注入を断った上で主ゲート25の下のチャネルを遮断することによってターンオフタイムを短縮しターンオフ損失を減少させる。

請求項（抜粋）：

一方の導電形の半導体領域と,その表面から拡散された他方の導電形のサブストレート層および一方の導電形のソース層と,ソース層と半導体領域の相互間のサブストレート層の上側に配設された主ゲートと,半導体領域の表面から互いに隣接して拡散された他方の導電形のドレイン層および注入層と,ドレイン層と注入層との相互間の上側に配設された副ゲートとを備え、ソース層から第1主端子を, ドレイン層から第2主端子をそれぞれ導出するとともに,主ゲートと副ゲートからそれぞれ制御端子を導出し、オン時に主副ゲートの下側のチャネルを導通させた状態で半導体領域内にソース層から多数キャリアを流入させるとともに,注入層から少数キャリアを注入し、副ゲートの下側のチャネルを非導通状態に置いた上でオフ動作をさせるようにしたことを特徴とするデュアルゲート半導体装置。

IPC (2件)：

H01L 29/784 , H01L 29/74

FI (2件)：

H01L 29/78 301 J , H01L 29/78 321 J

引用特許：

審査官引用 (4件)

特開平3-006862
特開平3-148872
特開平4-162776

全件表示

前のページに戻る