特許
J-GLOBAL ID：200903034082824640
変調装置および方法、記録媒体、並びにプログラム
発明者：
,
,
出願人/特許権者：
代理人 (1件)：
稲本 義雄
公報種別：公開公報
出願番号（国際出願番号）：特願2002-007254
公開番号（公開出願番号）：特開2003-208764
出願日： 2002年01月16日
公開日（公表日）： 2003年07月25日
要約：
【要約】【課題】 変調装置を実現する回路の構成を簡単にし、他システムへの応用を容易に行うことができるようにする。【解決手段】 パターン変換部32は、変換テーブルに従って、DSV制御ビット決定・挿入部31に供給された基本データ長が2ビットのデータを、基本符号長が3ビットの可変長符号に変換する。また、最小ラン連続制限コード検出部33は、DSV制御ビットが挿入されたデータ列より、パターン変換部32において変換されたチャネルビット列が最小ランの連続となる位置を検出する。連続最小ラン置換部34は、最小ラン連続制限コード検出部33に供給された位置情報に基づいて、パターン変換部32に供給されたチャネルビット列の所定の部分を所定のパターンに置き換えることにより、最小ランの連続を所定回数以内に制限する。
請求項（抜粋）：
基本データ長がmビットのデータを、基本符号長がnビットの可変長符号(d,k;m,n;r)に変換する変調装置において、データ列の要素内の「1」の個数を2で割った時の余りと、変換される符号語列の要素内の「1」の個数を2で割った時の余りが、どちらも1あるいは0で一致するような変換規則を有する変換コードを含む変換テーブルに従って、入力されたデータを符号語に変換する変換手段と、前記変換テーブルの変換コードに含まれる、最小ランdの連続を所定の回数以下に制限する最小ラン連続制限コードを、前記入力されたデータから検出する最小ラン連続制限コード検出手段と、前記最小ラン連続制限コード検出手段による検出結果に基づいて、前記最小ランの連続を所定の回数以下に制限するように、前記変換手段により変換された前記符号語列を置き換える連続最小ラン置換手段とを備えることを特徴とする変調装置。
IPC (2件)：
G11B 20/14 341
, H03M 7/14
G11B 20/14 341 A
, H03M 7/14 B
5D044AB01
, 5D044BC02
, 5D044CC06
, 5D044GL01
, 5D044GL13
, 5D044GL19
, 5D044GL21
, 5D044GL28
