半導体記憶装置

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-155091
公開番号（公開出願番号）：特開平11-003588
出願日： 1997年06月12日
公開日（公表日）： 1999年01月06日
要約：

【要約】【課題】半導体記憶装置のリードサイクルタイムを高速化する。【解決手段】リードライトバス対RWBUS・T/N,第1のデータアンプ回路90,プリチャージ回路100を備え、外部クロック信号に同期したパイプライン動作によりデータを伝達し、リード時に外部端子DQに出力する半導体記憶装置において、リード時に内部クロック信号ICLKに同期してカウント動作を行うカウンタ回路200と、リード時にカウンタ回路200の出力値に対応してそれぞれ活性化され相補信号対をそれぞれラッチ入力し差動増幅し出力する2つの第2のデータアンプ回路111,112と、これら各第2のデータアンプ回路111,112の出力を入力しカウンタ回路200の出力値に対応して選択し次段に出力する選択回路220とを備える。

請求項（抜粋）：

メモリアレイ部のセンスアンプから外部端子までのデータ伝達経路部が、リード時およびライト時にデータの相補信号対をそれぞれ伝達する2本1組のリードライトバス対と、リード時に外部同期信号に対応して活性化され前記センスアンプの相補出力対の電位差を差動増幅し前記リードライトバス対をそれぞれ駆動し前記相補信号対を出力する第1のデータアンプ手段と、リード時に前記第1のデータアンプ手段の非活性期間に対応して前記リードライトバス対をそれぞれプリチャージするバスプリチャージ手段とを備え、前記外部同期信号に同期したパイプライン動作によりデータを伝達し、リード時に前記外部端子に出力する半導体記憶装置において、リード時に前記外部同期信号に同期してカウント動作を行うカウント手段と、リード時に前記カウント手段の出力値に対応してそれぞれ活性化され前記相補信号対をそれぞれラッチ入力し差動増幅し出力する複数の第2のデータアンプ手段と、これら各第2のデータアンプ手段の出力を入力し前記カウント手段の出力値に対応して選択し次段に出力する選択手段とを備えることを特徴とする半導体記憶装置。

IPC (4件)：

G11C 11/409 , G11C 11/413 , G11C 11/407 , H03F 3/45

FI (4件)：

G11C 11/34 354 R , H03F 3/45 Z , G11C 11/34 J , G11C 11/34 362 S

引用特許：

審査官引用 (2件)

半導体メモリ装置
公報種別：公開公報出願番号：特願平5-314638 出願人：日本電気株式会社
特開平4-221495

前のページに戻る