特許
J-GLOBAL ID：200903037499011128

半導体メモリ装置

発明者：
越川 康二

越川 康二 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 若林 忠
公報種別：公開公報
出願番号（国際出願番号）：特願平5-314638
公開番号（公開出願番号）：特開平7-169275
出願日： 1993年12月15日
公開日（公表日）： 1995年07月04日
要約：
【要約】【目的】 プリチャージが容易でサイクルタイムが短縮できる半導体メモリ装置を提供する。【構成】 リードライトバスドライブ回路60におけるインバータINV1,INV2、ノア回路NR1〜NR4、P型トランジスタTr1,Tr3およびN型トランジスタTr2,Tr4からなる回路ブロックは、ライト時以外において、リードライトバスRWBUST,RWBUSNの両方を第1の電位にチャージするが、リードライトバスドライブ回路60におけるインバータINV3,INV4,INV5およびナンド回路ND1からなる回路ブロックが、このチャージをさらに付勢する。すなわち、ライト終了後、次のライトまたはリードが開始されるまでの少なくとも一部の期間に、リードライトバスの両方を第1の電位にドライブする。
請求項（抜粋）：
ライト時も、リード時もデータ伝達経路の一部として、使用する、2本1組のリードライトバス対と、ライト時にライトデータに応じて前記リードライトバス対の一方を第1の電位に、他方を第2の電位にドライブし、ライト時以外は、前記リードライトバス対の両方を第1の電位にチャージする第1のリードライトバスドライブ回路と、リード時に前記リードライトバス対のそれぞれをリードデータに対応した電位にドライブする第2のリードライトバスドライブ回路とを有する半導体メモリ装置において、ライト終了後、次のライトまたはリードが開始されるまでの少なくとも一部の期間に、前記リードライトバス対の両方を第1の電位にドライブする、第3のリードライトバスドライブ回路を有することを特徴とする半導体メモリ装置。
IPC (2件)：
G11C 11/41 ,  G11C 11/409
FI (2件)：
G11C 11/34 M ,  G11C 11/34 354 A
引用特許：
審査官引用 (8件)
全件表示

前のページに戻る

TOP

BOTTOM