特許

J-GLOBAL ID：200903034271491031

短絡許容抵抗性交差点アレイ

発明者： フレデリック・エイ・パーナー ,  トーマス・シー・アンソニー
出願人/特許権者： ヒューレット・パッカード・カンパニー
代理人 (1件)： 古谷 馨 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-274444
公開番号（公開出願番号）：特開2002-163886
出願日： 2001年09月11日
公開日（公表日）： 2002年06月07日
要約：

【要約】【課題】抵抗性セル交差点メモリアレイにおいて短絡したSDT接合素子に関連した問題を克服すること。【解決手段】テ ゙ータ記憶装置(8)は、メモリセル(12)の抵抗性交差点アレイ(10)を含む。各メモリセル(12)は、メモリ素子(50)、及びそのメモリ素子(50)に直列に接続された抵抗素子(56)を含む。抵抗素子(56)は、読み取り操作中、短絡したメモリ素子を流れる回り込み電流を実質的に減衰させる。テ ゙ータ記憶装置(8)は、磁気ランタ ゙ムアクセスメモリ(「MRAM」)とすることができる。

請求項（抜粋）：

データ記憶装置(8)であって、それぞれ、メモリ素子(50)を含むメモリセル(12)からなる抵抗性交差点アレイ(10)と、前記メモリ素子(50)と直列に接続された線形抵抗素子(56)とを含む、データ記憶装置。

IPC (5件)：

G11C 11/15 ,  G11C 11/14 ,  H01L 27/10 451 ,  H01L 27/105 ,  H01L 43/08

FI (5件)：

G11C 11/15 ,  G11C 11/14 A ,  H01L 27/10 451 ,  H01L 43/08 Z ,  H01L 27/10 447

Fターム (4件)：

5F083FZ07 ,  5F083FZ10 ,  5F083LA12 ,  5F083LA16

引用特許：

審査官引用 (2件)

• 磁気薄膜/半導体ハイブリッド素子、該素子を用いたメモリ装置、及び情報読み出し方法
  公報種別：公開公報   出願番号：特願平11-267469   出願人：キヤノン株式会社
• 磁気抵抗効果型記憶素子及び強誘電体効果型記憶素子
  公報種別：公開公報   出願番号：特願2000-046900   出願人：松下電器産業株式会社