パターン形成方法及び薄膜トランジスタの製造方法

発明者：
出願人/特許権者：
代理人 (1件)：京本直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願2000-201175
公開番号（公開出願番号）：特開2002-026011
出願日： 2000年07月03日
公開日（公表日）： 2002年01月25日
要約：

【要約】【課題】フォトリソ工程を簡便に削減できるパター形成方法を考案し、液晶表示装置の製造工程を大幅に削減できるTFTの新しい製造方法を提供する。【解決手段】TFTを構成する材料膜を絶縁膜基板上に積層して成膜してから、膜厚が互いに異なる複数の領域を有するレジストマスクを上記材料膜の最上層にパターニングして形成する。そして、このレジストマスクを用いたリフトオフの方法で導電体膜のパターン形成を行う。あるいは、別に形成した膜厚が互いに異なる複数の領域を有するレジストマスクをエッチングマスクにして積層した材料膜のうち複数の材料膜を順次に加工する。このような新規なパターン形成方法および加工方法により、従来の技術で5回のフォトリソ工程で製造していた液晶表示装置を2回あるいは3回のフォトリソ工程で製造する。

請求項（抜粋）：

絶縁基板上に下層電極を形成し前記下層電極を被覆して絶縁膜を成膜する工程と、複数の厚さを有するようにパターニングしたレジストマスクであって膜厚の薄い領域を第1部分とし膜厚の厚い領域を第2部分とし前記第1部分に開口が形成された前記レジストマスクを前記絶縁膜表面に形成する工程と、前記レジストマスクをエッチングマスクにして前記絶縁膜をエッチングし前記開口部に前記下部電極の表面に達するコンタクト孔を形成する工程と、続いて前記第1部分をエッチング除去した後残存する前記第2部分を被覆して全面に導電体膜を成膜する工程と、前記導電体膜の成膜後において前記第2部分を除去することでリフトオフにより前記導電体膜をパターニングする工程と、を含むことを特徴とするパターン形成方法。

IPC (8件)：

H01L 21/3205 , G03F 7/26 513 , G03F 7/40 521 , G03F 7/42 , H01L 21/027 , H01L 21/3065 , H01L 29/786 , H01L 21/336

FI (9件)：

G03F 7/26 513 , G03F 7/40 521 , G03F 7/42 , H01L 21/88 G , H01L 21/30 576 , H01L 21/302 K , H01L 29/78 612 D , H01L 29/78 616 K , H01L 29/78 627 C

Fターム (62件)：

2H096AA00 , 2H096AA27 , 2H096EA00 , 2H096GA00 , 2H096HA23 , 2H096HA28 , 2H096JA04 , 2H096LA02 , 2H096LA07 , 5F004AA16 , 5F004DA01 , 5F004DB26 , 5F004EA17 , 5F004EA27 , 5F004EB01 , 5F033GG04 , 5F033HH07 , 5F033HH38 , 5F033JJ07 , 5F033JJ38 , 5F033KK05 , 5F033KK17 , 5F033MM05 , 5F033PP15 , 5F033PP21 , 5F033QQ01 , 5F033QQ09 , 5F033QQ13 , 5F033QQ15 , 5F033QQ31 , 5F033QQ37 , 5F033QQ42 , 5F033RR06 , 5F033VV15 , 5F033XX33 , 5F033XX34 , 5F046AA20 , 5F046AA26 , 5F110AA16 , 5F110BB01 , 5F110CC05 , 5F110CC07 , 5F110DD02 , 5F110EE04 , 5F110EE06 , 5F110FF03 , 5F110GG02 , 5F110GG15 , 5F110GG24 , 5F110HK04 , 5F110HK06 , 5F110HK09 , 5F110HK16 , 5F110HK21 , 5F110HL07 , 5F110HL14 , 5F110NN04 , 5F110NN24 , 5F110QQ02 , 5F110QQ04 , 5F110QQ05 , 5F110QQ14

引用特許：

審査官引用 (6件)

特開昭62-221132
特開昭56-026450
薄膜トランジスタの製造方法
公報種別：公開公報出願番号：特願平10-116918 出願人：鹿児島日本電気株式会社

全件表示

前のページに戻る