特許
J-GLOBAL ID:200903034360348064
スタック使用方法
発明者:
出願人/特許権者:
代理人 (1件):
山川 政樹
公報種別:公開公報
出願番号(国際出願番号):特願2001-366399
公開番号(公開出願番号):特開2003-167737
出願日: 2001年11月30日
公開日(公表日): 2003年06月13日
要約:
【要約】【課題】 スタック記憶部においてスタックオーバーフローが発生しても、Java(R)アクセラレータ装置の処理速度の低下を抑制できるようにする。【解決手段】 スタック記憶部113内の第4スレッドが所属している第1スタック領域の現在の割り当てスレッドである第1スレッドを、主記憶装置103内の仮想スタック領域に退避させる。この後、切り替え後のスタックデータとなる第4スレッドのデータの、スタック記憶部113の第1スタック領域へのコピーを、制御処理部112(アクセラレータ装置101)に実行させる
請求項(抜粋):
Java(R)アクセラレータ装置に、このJava(R)アクセラレータ装置に備えられたスタック記憶部に対する第1のスレッドの割り当てを第2のスレッドに切り替えさせ、前記スタック記憶部に割り当てが切り替えられた前記第2のスレッドを前記Java(R)アクセラレータ装置に実行させることを特徴としたスタック使用方法。
IPC (5件):
G06F 9/44 530
, G06F 9/44
, G06F 9/42 330
, G06F 9/46 313
, G06F 9/46 340
FI (5件):
G06F 9/44 530 A
, G06F 9/44 530 S
, G06F 9/42 330 B
, G06F 9/46 313 B
, G06F 9/46 340 B
Fターム (9件):
5B033AA04
, 5B033AA15
, 5B033DE07
, 5B033DE08
, 5B098DD08
, 5B098GA05
, 5B098GD03
, 5B098GD14
, 5B098HH01
引用特許:
審査官引用 (3件)
-
特開平4-219842
-
プロセッサの制御方法
公報種別:公開公報
出願番号:特願平5-201469
出願人:日本電気株式会社
-
特開平4-219842
前のページに戻る