特許
J-GLOBAL ID：200903034446975584

GaN系高移動度トランジスタ

発明者：
吉田 清輝

吉田 清輝 について


出願人/特許権者：
古河電気工業株式会社

古河電気工業株式会社 について


代理人 (1件)： 長門 侃二
公報種別：公開公報
出願番号（国際出願番号）：特願2000-385219
公開番号（公開出願番号）：特開2002-184972
出願日： 2000年12月19日
公開日（公表日）： 2002年06月28日
要約：
【要約】【課題】 2次元電子ガス層が形成されるi型GaN層が高い電気抵抗率を有し、ゲートバイアス電圧が0Vのときでもピンチオフ状態を実現することができるGaN系高移動度トランジスタを提供する。【解決手段】 半絶縁性基板1の上に形成されたGaNバッファ層2の上に、電気抵抗率が1×106Ω/cm2以上であるi型GaN層3と、i型GaN層3との間にアンダーカット部4aが形成された状態で当該i型GaN層とヘテロ接合して配置されているi型AlGaN層4と、i型AlGaN層4の側部およびアンダーカット部4aを埋設して配置されているn型GaN層5とから成る層構造が形成され、i型AlGaN層4の上にはゲート電極G、n型GaN層5,5の上にはソース電極Sとドレイン電極Dがそれぞれ形成されているGaN系高移動度トランジスタ。
請求項（抜粋）：
半絶縁性基板の上に形成されたバッファ層の上に、電気抵抗率が1×106Ω/cm2以上であるi型GaN層と、前記i型GaN層との間にアンダーカット部が形成された状態で当該i型GaN層とヘテロ接合して配置されているi型AlGaN層と、前記i型AlGaN層の側部および前記アンダーカット部を埋設して配置されているn型GaN層とから成る層構造が形成され、前記i型AlGaN層の上にはゲート電極、前記n型GaN層の上にはソース電極とドレイン電極がそれぞれ形成されていることを特徴とするGaN系高移動度トランジスタ。
IPC (4件)：
H01L 29/778 ,  H01L 21/338 ,  H01L 29/812 ,  H01L 21/203
FI (2件)：
H01L 21/203 M ,  H01L 29/80 H
Fターム (19件)：
5F102GB01 ,  5F102GC01 ,  5F102GD01 ,  5F102GJ03 ,  5F102GJ10 ,  5F102GK04 ,  5F102GL04 ,  5F102GM04 ,  5F102GQ01 ,  5F102GR00 ,  5F102HC01 ,  5F102HC16 ,  5F103AA04 ,  5F103DD30 ,  5F103GG01 ,  5F103HH03 ,  5F103LL09 ,  5F103NN01 ,  5F103RR05
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM