特許

J-GLOBAL ID：200903034468240197

半導体装置及びその製造方法

発明者： 丸山 康
出願人/特許権者： ソニー株式会社
代理人 (1件)： 松隈 秀盛
公報種別：公開公報
出願番号（国際出願番号）：特願平6-265644
公開番号（公開出願番号）：特開平8-125031
出願日： 1994年10月28日
公開日（公表日）： 1996年05月17日
要約：

【要約】 (修正有)【目的】 高,低耐圧一体型CMOSICの製造工程の削減を図る。【構成】 夫々異なるゲート絶縁膜厚で構成される高耐圧MOSトランジスタ及び低耐圧MOSトランジスタ一体型のCMOSICにおいて、高耐圧部40及び低耐圧部39のゲート電極68G,69G及び66G,67Gを形成した後に、ゲート電極加工用レジスト層64を残したまま、選択エッチングを行い高耐圧部40及び低耐圧部39における活性領域上の夫々膜厚の異なるゲート絶縁膜を全て除去し、その後、イオン打ち込み、サイドウォール部形成等の工程を高耐圧部及び低耐圧部で共通にする。

請求項（抜粋）：

夫々異なるゲート絶縁膜厚で構成される高耐圧MOSトランジスタ及び低耐圧MOSトランジスタ一体型の半導体装置において、前記高耐圧MOSトランジスタ及び低耐圧MOSトランジスタの各ゲート絶縁膜がゲート電極端で終端し、該ゲート絶縁膜の終端からゲート電極の側面にかけてサイドウォール部が形成されて成ることを特徴とする半導体装置。

IPC (4件)：

H01L 21/8238 ,  H01L 27/092 ,  H01L 29/78 ,  H01L 21/336

FI (5件)：

H01L 27/08 321 D ,  H01L 27/08 321 N ,  H01L 27/08 321 E ,  H01L 29/78 301 P ,  H01L 29/78 301 L

引用特許：

審査官引用 (2件)

• 特開平3-261169
  
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平5-092157   出願人：新日本製鐵株式会社