特許
J-GLOBAL ID:200903034491778110
差動増幅回路
発明者:
出願人/特許権者:
代理人 (1件):
谷 義一
公報種別:公開公報
出願番号(国際出願番号):特願平11-305663
公開番号(公開出願番号):特開2001-127556
出願日: 1999年10月27日
公開日(公表日): 2001年05月11日
要約:
【要約】【課題】 基板低周波ノイズを、簡単な回路構成で、高周波ノイズと共に効果的に除去すること。【解決手段】 信号入力端子2とアンプ1の入力端子との間に、半導体基板を介して進入する低周波ノイズと高周波ノイズとを同時に除去する広帯域ノイズ除去手段100を設け、広帯域ノイズ除去手段100は、抵抗R14,R24およびコンデンサC11,C21を用い、当該コンデンサを構成する一方の電極41,51は、絶縁層を介して半導体基板側に設けられ、かつ、抵抗R14,R24を介して信号入力端子2,3側と接続した。
請求項(抜粋):
差動信号を入力とし、シングルエンド信号を出力とする2入力-1出力のアンプを用いて構成される差動増幅回路であって、半導体基板と、前記半導体基板上に絶縁層を介して形成され、前記アンプを少なくとも有する回路部と、前記回路部を構成する前記アンプの2つの入力端子とそれぞれ接続され、前記差動信号が入力される信号入力端子と、前記信号入力端子と前記アンプの入力端子との間に接続され、前記半導体基板を介して進入する低周波ノイズおよび高周波ノイズを同時に除去する広帯域ノイズ除去手段とを具え、前記広帯域ノイズ除去手段は、抵抗およびコンデンサを用い、当該コンデンサを構成する一方の電極を、前記絶縁層を介して前記半導体基板側に設けると共に、前記抵抗を介して前記信号入力端子側に接続して構成したことを特徴とする差動増幅回路。
IPC (5件):
H03F 1/26
, H01L 27/04
, H01L 21/822
, H03F 3/45
, H03H 11/04
FI (6件):
H03F 1/26
, H03F 3/45 Z
, H03H 11/04 D
, H03H 11/04 F
, H01L 27/04 C
, H01L 27/04 R
Fターム (35件):
5F038AC02
, 5F038AC05
, 5F038AR27
, 5F038AZ03
, 5F038BH02
, 5F038BH03
, 5F038BH19
, 5F038DF01
, 5F038DF03
, 5F038EZ20
, 5J066AA01
, 5J066AA12
, 5J066CA41
, 5J066FA16
, 5J066HA25
, 5J066HA29
, 5J066QA04
, 5J066TA03
, 5J092AA01
, 5J092AA12
, 5J092CA41
, 5J092FA16
, 5J092HA25
, 5J092HA29
, 5J092QA04
, 5J092TA03
, 5J092UR12
, 5J092UR13
, 5J092UR14
, 5J098AA11
, 5J098AA14
, 5J098AB03
, 5J098AD11
, 5J098CA02
, 5J098CB10
引用特許:
出願人引用 (1件)
-
全差動型アナログ回路
公報種別:公開公報
出願番号:特願平4-163657
出願人:日本電気株式会社
前のページに戻る