特許
J-GLOBAL ID：200903034516187430
半導体装置およびその製造方法
発明者：
出願人/特許権者：
代理人 (1件)：
山田 義人 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平10-028040
公開番号（公開出願番号）：特開平11-233623
出願日： 1998年02月10日
公開日（公表日）： 1999年08月27日
要約：
【要約】【構成】 プラグ22を形成する際に生じた凹部24には、酸化シリコン(SiO2 )を減圧CVD法で埋め込むことによって埋め込み部26が形成される。そして、エッチバックによってプラグ22および埋め込み部26の表面が平坦化され、その上にメタル28が積層される。したがって、メタル28が凹部24に入り込むことはなく、コンタクト部におけるメタル28のカバレッジが向上する。【効果】 コンタクト部において空洞が生じたり、メタル28が陥没したりしないので、それらによる品質の低下を防止できる。
請求項（抜粋）：
コンタクトホール内にプラグを形成し、その上にメタルを形成したコンタクト部を有する半導体装置において、前記プラグに生じた凹部を埋めて埋め込み部を形成したことを特徴とする、半導体装置。
IPC (2件)：
H01L 21/768
, H01L 21/3065
H01L 21/90 A
, H01L 21/302 L
