特許
J-GLOBAL ID:200903034525274060

半導体集積回路のテスト回路

発明者:
出願人/特許権者:
代理人 (1件): 小栗 昌平 (外4名)
公報種別:公開公報
出願番号(国際出願番号):特願2000-380540
公開番号(公開出願番号):特開2002-181896
出願日: 2000年12月14日
公開日(公表日): 2002年06月26日
要約:
【要約】【課題】 テストのための回路追加に伴うゲート数の増加を最小限に抑える。【解決手段】 複数の信号線103で接続された第1及び第2の機能ブロック101、102を有する半導体集積回路100のテスト回路において、前記信号線の各分岐出力を入力として一つの論理出力を得る多入力組み合わせ回路104と、前記多入力組み合わせ回路の出力を入力とし、前記第1の機能ブロックから出力されたテストパターンをシフト動作により前記半導体集積回路の外部へ導出するテスト用フリップフロップ回路105と、を具備した。
請求項(抜粋):
複数の信号線で接続された第1及び第2の機能ブロックを有する半導体集積回路のテスト回路において、前記信号線の各分岐出力を入力として一つの論理出力を得る多入力組み合わせ回路と、前記多入力組み合わせ回路の出力を入力とし、前記第1の機能ブロックから出力されたテストパターンをシフト動作により前記半導体集積回路の外部へ導出するテスト用フリップフロップ回路と、を具備したことを特徴とする半導体集積回路のテスト回路。
IPC (3件):
G01R 31/28 ,  H01L 27/04 ,  H01L 21/822
FI (3件):
G01R 31/28 V ,  H01L 27/04 T ,  H01L 27/04 D
Fターム (13件):
2G032AA01 ,  2G032AB01 ,  2G032AH04 ,  2G032AK15 ,  2G032AL05 ,  5F038BE02 ,  5F038BE05 ,  5F038CD05 ,  5F038DT03 ,  5F038DT06 ,  5F038DT15 ,  5F038DT17 ,  5F038EZ20
引用特許:
審査官引用 (4件)
  • 半導体集積回路
    公報種別:公開公報   出願番号:特願平9-291368   出願人:沖電気工業株式会社
  • 信号処理装置
    公報種別:公開公報   出願番号:特願平7-007393   出願人:ソニー株式会社
  • 半導体集積回路
    公報種別:公開公報   出願番号:特願平10-000414   出願人:日本電気アイシーマイコンシステム株式会社
全件表示

前のページに戻る