特許

J-GLOBAL ID：200903034652356432

サンプルホールド回路装置

発明者： 島 健
出願人/特許権者： 株式会社東芝
代理人 (1件)： 則近 憲佑
公報種別：公開公報
出願番号（国際出願番号）：特願平5-320693
公開番号（公開出願番号）：特開平6-318399
出願日： 1993年12月21日
公開日（公表日）： 1994年11月15日
要約：

【要約】【目的】信号電荷に誤差電荷が重畳されることに起因する誤差が出力信号に現われないようにすることができるサンプルホールド回路装置を提供する。【構成】入力端子1に入力される入力信号Vinをスイッチ4によりサンプリングしてキャパシタ5にホールドするサンプルホールド回路装置において、入力端子1とスイッチ4との間に接続されたスイッチ2、キャパシタ5の電位を観測するための演算増幅器6および演算増幅器6の出力端とスイッチ4の一端との間に接続されたスイッチ7からなる電位補正回路を設け、タイミング制御回路10からの制御によりスイッチ4をオフ状態とした後スイッチ2をオフ状態とし、その後スイッチ4を再びオン状態とすることにより、スイッチ4の一端の電位を他端の電位と同電位に補正し、スイッチ4がオン状態の間にスイッチ8をオン状態にして出力端子9にサンプルホールドされた出力信号Vout を取り出す。

請求項（抜粋）：

入力信号を受入する入力端子と、前記入力信号を一端から受入してサンプリングする第1のMOSトランジスタスイッチと、前記第1のMOSトランジスタスイッチの他端と定電位端との間に接続され、該第1のMOSトランジスタスイッチによりサンプリングされた信号をホールドする第1のキャパシタとからなるサンプルホールド回路において、前記入力端子と前記第1のMOSトランジスタスイッチの一端との間に、前記入力信号を選択的にサンプリングする第2のMOSトランジスタスイッチを挿入したことを特徴とするサンプルホールド回路装置。

引用特許：

審査官引用 (3件)

• 特開平4-044700
  
• サンプルホールド回路
  公報種別：公開公報   出願番号：特願平3-214993   出願人：関西日本電気株式会社
• 特開平4-044700