特許
J-GLOBAL ID：200903034797732343

半導体製造方法及び半導体装置

発明者：
安藤 眞照

安藤 眞照 について


出願人/特許権者：
日本電気株式会社

日本電気株式会社 について


代理人 (1件)： 開口 宗昭
公報種別：公開公報
出願番号（国際出願番号）：特願平10-304904
公開番号（公開出願番号）：特開2000-133560
出願日： 1998年10月27日
公開日（公表日）： 2000年05月12日
要約：
【要約】【課題】 ホトリソグラフィ工程において、下層パターンと上層パターンとの位置合わせの精度の向上を図ることができる半導体装置の製造方法及び半導体装置を提供する。【解決手段】半導体装置の下層パターンと上層パターンとの相対位置を測定するための1対のボックスマークをボックスマーク形成領域に設ける。1対のボックスマークのうち1方のボックスマークが、層間絶縁膜7上に形成されてなる開口溝9-aと、開口溝9-aとほぼ同一中心を有する矩形状のスリット9-bとで構成され、1対のボックスマークのうち他方のボックスマークが、開口溝上に形成された位置合わせマーク11-aであることにより、層間絶縁膜7に再度リフローが起きた場合に、開口溝9-aのエッジ部分の形状変化を最小限に抑えることができる。以上により上記の目的を達成することができる。
請求項（抜粋）：
半導体基板上に形成された層間絶縁膜の所定の領域に開口溝を形成するとともに、開口溝の外周からほぼ等距離の位置に開口溝を取り囲む形状のスリットを形成する工程と、開口溝の少なくとも一部に位置合わせマークを形成する工程とを含むことを特徴とする半導体装置の製造方法。
Fターム (12件)：
5F046AA20 ,  5F046AA26 ,  5F046CB17 ,  5F046DB05 ,  5F046EA04 ,  5F046EA15 ,  5F046EA18 ,  5F046EA19 ,  5F046EA24 ,  5F046EA26 ,  5F046ED01 ,  5F046FC01
引用特許：
審査官引用 (3件)

前のページに戻る

TOP

BOTTOM