特許

J-GLOBAL ID：200903034799508564

半導体装置の製造方法

発明者： 神山 聡 ,  関根 誠
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平9-326682
公開番号（公開出願番号）：特開平11-163282
出願日： 1997年11月27日
公開日（公表日）： 1999年06月18日
要約：

【要約】【課題】ダイナミック・ランダム・アクセス・メモリ(DRAM)等の超LSIの酸化タンタル膜の容量素子部の容量値を増加し、リーク電流特性を改善する。【解決手段】粗面ポリシリコン膜からなる容量下部電極2表面上へ、薄膜のW膜4を化学気相成長法により選択的に形成し、次いで容量絶縁膜(酸化タンタル膜11)を形成後、この容量絶縁膜を緻密化処理し、容量上部電極3を形成する。

請求項（抜粋）：

DRAM(ダイナミック・ランダム・アクセス・メモリ)等の超LSIの半導体装置の製造方法において、前記半導体装置の容量素子部の形成工程が、アモルファスシリコン上に粗面のポリシリコン膜を成膜した下部電極を形成する工程と、前記下部電極表面上へ薄膜のタングステン(W)膜を化学気相成長法により選択的に形成後、前記タングステン(W)膜上に容量絶縁膜を形成する工程と、該容量絶縁膜を緻密化処理させる工程と、該容量絶縁膜上に上部電極を形成する工程とから構成されることを特徴とする半導体装置の製造方法。

IPC (2件)：

H01L 27/108 ,  H01L 21/8242

引用特許：

審査官引用 (1件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平5-302473   出願人：日本電気株式会社