特許

J-GLOBAL ID：200903069941980061

半導体装置の製造方法

発明者： 神山 聡
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 京本 直樹 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平5-302473
公開番号（公開出願番号）：特開平7-161931
出願日： 1993年12月02日
公開日（公表日）： 1995年06月23日
要約：

【要約】【目的】リーク電流特性を劣化させずに、容量値を増大させるDRAMの容量素子の形成方法を提供する。【構成】多結晶シリコン膜102を形成し、この表面にタングステン系金属膜103を形成し、容量下部電極2Aを形成する。容量絶縁膜である酸化タンタル膜に酸化プラズマ処理による緻密化処理を施して酸化タンタル膜11Aを形成する。

請求項（抜粋）：

第1の金属元素を含んだ第1の導電体膜を表面に有する容量下部電極を形成する工程と、酸化タンタル膜からなる容量絶縁膜を形成する工程と、前記酸化タンタル膜を緻密化処理する工程と、第2の金属元素を含んだ第1の導電体膜からなる容量上部電極を形成する工程とを有することを特徴とする半導体装置の製造方法。

IPC (6件)：

H01L 27/04 ,  H01L 21/822 ,  H01L 21/28 301 ,  H01L 21/316 ,  H01L 21/8242 ,  H01L 27/108

FI (2件)：

H01L 27/04 C ,  H01L 27/10 325 J

引用特許：

審査官引用 (4件)

• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平4-042646   出願人：日本電気株式会社
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平3-304220   出願人：日本電気株式会社
• 特開平4-056270
  
• 特開平3-136361