特許
J-GLOBAL ID：200903034885172919
半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平5-003011
公開番号（公開出願番号）：特開平6-208790
出願日： 1993年01月12日
公開日（公表日）： 1994年07月26日
要約：
【要約】【目的】 内部電源を低電圧化した場合にも高速動作を保ち、且つスタンドバイ電流を低く抑えることのできる半導体装置を提供すること。【構成】 消費電流が大きいアクティブ時と消費電流が極めて小さいスタンドバイ時が存在し、スタンドバイ時には一定の“H”レベル又は“L”レベルに固定になっている接続ノードをソース又はドレインとする、pチャネル及びnチャネルのMOSトランジスタを有する半導体装置において、同一チャネルのMOSトランジスタに関し、スタンドバイ時にカットオフするトランジスタQ1 ,Q4 のしきい値Vt1,Vt4を、スタンドバイ時にオンするトランジスタQ2 ,Q3 のしきい値Vt2,Vt3よりも高く設定(Vt1>Vt2,|Vt4>Vt3|)してなることを特徴とする。
請求項（抜粋）：
消費電流が大きいアクティブ時と消費電流が極めて小さいスタンドバイ時が存在し、スタンドバイ時には一定の“H”レベル又は“L”レベルに固定になっている接続ノードをソース又はドレインとする、pチャネル及びnチャネルのMOSトランジスタを有する半導体装置において、同一チャネルのMOSトランジスタに関し、スタンドバイ時にカットオフするMOSトランジスタのしきい値を、スタンドバイ時にオンするMOSトランジスタのしきい値よりも高く設定してなることを特徴とする半導体装置。
IPC (4件)：
G11C 11/407
, G11C 11/41
, H03K 5/13
, H03K 19/0948
G11C 11/34 354 F
, G11C 11/34 A
, H03K 19/094 B
