特許
J-GLOBAL ID:200903035217610510

半導体装置

発明者:
出願人/特許権者:
代理人 (1件): 大西 健治
公報種別:公開公報
出願番号(国際出願番号):特願2000-296328
公開番号(公開出願番号):特開2002-110898
出願日: 2000年09月28日
公開日(公表日): 2002年04月12日
要約:
【要約】【目的】 本発明では、隣り合う導電ワイヤの接触を抑制することのできる、積層された半導体素子を有する半導体装置を提供することを目的とする。【構成】 本発明の半導体装置は、表面に配線パターンが形成された基板と、基板上に搭載された、第1の電極パッドを備えた第1の半導体素子と、第1の半導体素子上に搭載された、第2の電極パッドを備えた第2の半導体素子と、第1の電極パッドの第1の領域と第2の電極パッドとを接続する第1のワイヤと、第1の電極パッドの第1の領域を除く第2の領域と配線パターンとを接続する第2のワイヤと、を含む。
請求項(抜粋):
表面に配線パターンが形成された基板と、前記基板上に搭載された、第1の電極パッドを備えた第1の半導体素子と、前記第1の半導体素子上に搭載された、第2の電極パッドを備えた第2の半導体素子と、前記第1の電極パッドの第1の領域と前記第2の電極パッドとを接続する第1のワイヤと、前記第1の電極パッドの前記第1の領域を除く第2の領域と前記配線パターンとを接続する第2のワイヤと、を含むことを特徴とする半導体装置。
IPC (5件):
H01L 25/065 ,  H01L 25/07 ,  H01L 25/18 ,  H01L 21/60 301 ,  H01L 21/60
FI (4件):
H01L 21/60 301 D ,  H01L 21/60 301 A ,  H01L 21/60 301 N ,  H01L 25/08 Z
Fターム (6件):
5F044AA02 ,  5F044AA12 ,  5F044AA18 ,  5F044CC05 ,  5F044EE01 ,  5F044EE11
引用特許:
審査官引用 (2件)

前のページに戻る