特許

J-GLOBAL ID：200903035272415726

半導体装置の製造方法

発明者： 岩垂 史
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 山川 政樹
公報種別：公開公報
出願番号（国際出願番号）：特願平8-131679
公開番号（公開出願番号）：特開平9-321133
出願日： 1996年05月27日
公開日（公表日）： 1997年12月12日
要約：

【要約】【課題】 複数の素子を分離するためのトレンチを有する集積回路からなる半導体装置に関して、その製造工程を削減して、かつ、歩留まりを向上させる。【解決手段】 P形シリコン基板1上に複数の素子A、B、Cを形成した後、リソグラフィ法とドライエッチング法を用いてトレンチ17を形成する。そして、基板1の上に不純物を含まないシリコン酸化膜18とホウ素やリンなどを含むシリケートガラス膜19からなる絶縁膜の二層構造を形成する工程で、同時にトレンチ17を絶縁膜で埋め込む。

請求項（抜粋）：

半導体基板上に複数の半導体素子を形成した後に前記半導体素子を分離するための溝を形成する工程と、前記半導体基板全面に絶縁膜を形成するとともに、前記溝を前記絶縁膜で埋め込む工程と、前記絶縁膜に前記半導体素子への接続孔を形成する工程と、前記接続孔を介して前記半導体素子に金属電極を接続する工程とを有することを特徴とする半導体装置の製造方法。

IPC (5件)：

H01L 21/76 ,  H01L 21/28 ,  H01L 21/3205 ,  H01L 21/8249 ,  H01L 27/06

FI (4件)：

H01L 21/76 L ,  H01L 21/28 L ,  H01L 21/88 J ,  H01L 27/06 321 F

引用特許：

審査官引用 (3件)

• 特開昭61-107738
  
• 半導体装置及びその製造方法
  公報種別：公開公報   出願番号：特願平5-136866   出願人：株式会社東芝
• 特開昭59-136943