特許
J-GLOBAL ID:200903035294776544

回路基板およびその製造方法

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願2001-055329
公開番号(公開出願番号):特開2002-261446
出願日: 2001年02月28日
公開日(公表日): 2002年09月13日
要約:
【要約】 (修正有)【課題】焼成収縮挙動が異なる絶縁層が積層され、その絶縁層の界面に導体層が形成された回路基板において界面付近での剥離やクラックの発生を防止する。【解決手段】焼成収縮開始温度が異なる2種以上のセラミック絶縁層1a、1gとセラミック絶縁層1b〜1fを積層してなる絶縁基板1を具備するセラミック回路基板10において、焼成収縮挙動が異なる2つの絶縁層1a,1bおよび1f,1gが接する界面に導体層3a,3bが配設されており、該界面内に形成された導体層3a,3bの総面積を絶縁層界面の全面積の70%以下とし、焼成収縮挙動が異なる絶縁層が接する界面を2箇所以上設ける。
請求項(抜粋):
焼成収縮挙動が異なる2種以上のセラミック絶縁層を積層してなる絶縁基板を具備するセラミック回路基板において、前記焼成収縮挙動が異なる2つの絶縁層が接する界面に導体層が配設されており、該界面の導体層の総面積が、絶縁層界面の全面積の70%以下であることを特徴とする回路基板。
FI (2件):
H05K 3/46 H ,  H05K 3/46 Z
Fターム (24件):
5E346AA02 ,  5E346AA12 ,  5E346AA15 ,  5E346AA22 ,  5E346AA32 ,  5E346AA51 ,  5E346BB01 ,  5E346BB15 ,  5E346CC16 ,  5E346CC18 ,  5E346CC32 ,  5E346CC34 ,  5E346CC39 ,  5E346DD34 ,  5E346EE21 ,  5E346EE24 ,  5E346EE25 ,  5E346EE27 ,  5E346EE28 ,  5E346EE29 ,  5E346GG06 ,  5E346GG08 ,  5E346GG09 ,  5E346HH11
引用特許:
審査官引用 (6件)
全件表示

前のページに戻る