特許
J-GLOBAL ID：200903035356061903
マルチチップ型半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
村山 光威
公報種別：公開公報
出願番号（国際出願番号）：特願2003-421188
公開番号（公開出願番号）：特開2005-183611
出願日： 2003年12月18日
公開日（公表日）： 2005年07月07日
要約：
【課題】耐圧の異なる複数チップのマルチチップ半導体装置で外部レギュレータを削除する。【解決手段】 高耐圧の第1の半導体チップ1と低耐圧の第2の半導体チップ2とを同一パッケージ3内に納めるマルチチップ型半導体装置において、第1の半導体チップ1は、レギュレータ回路4と、第1内部回路6と、パッケージ3外に引き出される外部接続端子8-2と、外部端子に接続するための外部接続部7-2を有し、第2の半導体チップ2は、第2内部回路5と、パッケージ3外に引き出される外部接続端子8-3と、外部端子に接続するための外部接続部7-3を有し、レギュレータ回路4の出力が外部接続端子8-2,8-3、外部接続部7-2,7-3を介して第2内部回路5に接続し、減電圧された電圧が第2の半導体チップ2に供給される。【選択図】図1
請求項（抜粋）：
第1の半導体チップと第2の半導体チップとを同一パッケージ内に構成するマルチチップ型半導体装置であって、
前記第1の半導体チップに、複数のレギュレータ回路と、第1内部回路と、前記パッケージ外に引き出される外部接続端子に接続するための外部接続部とを備え、
前記第2の半導体チップに、第2内部回路と、前記パッケージ外に引き出される外部接続端子に接続するための外部接続部とを備え、
前記レギュレータ回路の出力を、前記外部接続端子および前記第1、第2の半導体チップの外部接続部を介して前記第2内部回路に接続したことを特徴とするマルチチップ型半導体装置。
IPC (5件)：
H01L25/04
, G05F1/56
, H01L21/822
, H01L25/18
, H01L27/04
H01L25/04 Z
, G05F1/56 310Q
, G05F1/56 310Z
, H01L27/04 F
5F038AV06
, 5F038BB04
, 5F038BB06
, 5F038BE07
, 5F038DF01
, 5F038EZ07
, 5F038EZ20
, 5H430BB01
, 5H430BB09
, 5H430EE06
, 5H430FF02
, 5H430FF13
, 5H430GG01
, 5H430HH03
