特許
J-GLOBAL ID：200903018650606606
マルチチップ型半導体装置
発明者：
出願人/特許権者：
代理人 (1件)：
稲岡 耕作 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-139205
公開番号（公開出願番号）：特開2000-332193
出願日： 1999年05月19日
公開日（公表日）： 2000年11月30日
要約：
【要約】【課題】耐圧の差によらずに各半導体チップに所要の電圧を印加することができるマルチチップ型半導体装置を提供する。【解決手段】親チップ2の表面に子チップ1が接合されてチップ・オン・チップ構造の半導体装置が構成されている。親チップ2と子チップ1との接合は、チップ接続パッドPD,PMおよびバンプBを介して達成される。親チップ2の所定のチップ接続パッドPMtは、所定の外部接続パッドEtに、メタル配線MWを介して直接接続されている。【効果】メタル配線MWを介して子チップ1に直接電圧を印加できるから、親チップ2の耐圧の高低に関係なく、子チップ1に所要の電圧を印加できる。
請求項（抜粋）：
第1の半導体チップと第2の半導体チップとをパッケージ内で相互接続して構成されるマルチチップ型半導体装置であって、上記第1の半導体チップは、上記第2の半導体チップとの接続のための複数のチップ間接続部を有しており、上記第2の半導体チップは、上記第1の半導体チップとの接続のための複数のチップ間接続部と、上記パッケージ外に引き出される外部接続端子との接続のための外部接続部と、上記複数のチップ間接続部のうちの少なくとも1つを上記外部接続部に直接接続するメタル配線とを有していることを特徴とするマルチチップ型半導体装置。
IPC (3件)：
H01L 25/065
, H01L 25/07
, H01L 25/18
