特許

J-GLOBAL ID：200903035367322016

半導体チップおよびその製造方法、ならびに半導体装置

発明者： 谷田 一真
出願人/特許権者： 株式会社ザイキューブ
公報種別：公開公報
出願番号（国際出願番号）：特願2005-252544
公開番号（公開出願番号）：特開2007-049103
出願日： 2005年08月05日
公開日（公表日）： 2007年02月22日
要約：

【課題】歩留まりと信頼性の高い貫通電極を有した半導体チップおよびその製造方法を提供する。【解決手段】この半導体チップ1は、半導体基板2を含んでいる。半導体基板2の表面には導電層3が形成されている。導電層3の下部には、半導体基板2を厚さ方向に貫通する貫通孔5が形成されている。貫通孔5内には、貫通電極8が設けられている。半導体基板2の表面には、貫通孔5を形成する前に予め、補強構造体4が、貫通孔5を完全に覆い尽くすように、貫通孔5よりも大きい径で配置されている。これにより、導電層3は、常に貫通孔5の反対面において補強構造体4で、支えられることにより、導電層3のクラックが防止される。【選択図】図1

請求項（抜粋）：

表面および裏面を有し上記表面に導電層が形成された半導体基板の上記表面から突出した、補強構造体を形成する工程と、 上記半導体基板の上記裏面から、上記半導体基板の厚さ方向に貫通し、上記導電層の一部を上記補強構造体よりも小さい径で開口する貫通孔を形成する工程と、 上記貫通孔内から上記半導体基板の上記裏面に延びる絶縁膜を形成する工程と、 上記貫通孔の底部の絶縁膜をエッチングして上記導電層を露出する工程と、 上記貫通孔内に、上記導電層と電気的に接続された貫通電極を形成する工程と、を有することを特徴とする半導体チップの製造方法。

IPC (5件)：

H01L 21/320 ,  H01L 23/52 ,  H01L 25/065 ,  H01L 25/07 ,  H01L 25/18

FI (2件)：

H01L21/88 J ,  H01L25/08 Z

Fターム (53件)：

5F033HH04 ,  5F033HH07 ,  5F033HH08 ,  5F033HH11 ,  5F033HH13 ,  5F033HH18 ,  5F033HH19 ,  5F033HH23 ,  5F033HH33 ,  5F033JJ04 ,  5F033JJ07 ,  5F033JJ08 ,  5F033JJ11 ,  5F033JJ13 ,  5F033JJ14 ,  5F033JJ18 ,  5F033JJ23 ,  5F033JJ32 ,  5F033JJ33 ,  5F033KK04 ,  5F033KK07 ,  5F033KK08 ,  5F033KK11 ,  5F033KK13 ,  5F033KK18 ,  5F033KK19 ,  5F033KK23 ,  5F033KK32 ,  5F033KK33 ,  5F033MM05 ,  5F033MM30 ,  5F033NN06 ,  5F033NN07 ,  5F033PP06 ,  5F033PP15 ,  5F033PP26 ,  5F033PP27 ,  5F033PP28 ,  5F033QQ07 ,  5F033QQ13 ,  5F033QQ37 ,  5F033QQ47 ,  5F033QQ48 ,  5F033RR03 ,  5F033RR04 ,  5F033RR06 ,  5F033RR21 ,  5F033RR22 ,  5F033RR23 ,  5F033SS08 ,  5F033SS11 ,  5F033TT07 ,  5F033VV07

引用特許：

出願人引用 (1件)

• 半導体装置と、その製造方法
  公報種別：公開公報   出願番号：特願平3-210956   出願人：本田技研工業株式会社