特許

J-GLOBAL ID：200903035371954922

半導体パッケ-ジ用チップ支持基板、半導体装置及び半導体装置の製造法

発明者： 曽田 義樹 ,  宮田 浩司 ,  井上 文男 ,  山崎 聡夫 ,  坪松 良明 ,  中村 英博 ,  阿波野 康彦 ,  市村 茂樹 ,  湯佐 正己 ,  岩崎 順雄
出願人/特許権者： シャープ株式会社 ,  日立化成工業株式会社
代理人 (1件)： 若林 邦彦
公報種別：公開公報
出願番号（国際出願番号）：特願平9-204547
公開番号（公開出願番号）：特開平10-189820
出願日： 1997年07月30日
公開日（公表日）： 1998年07月21日
要約：

【要約】 (修正有)【課題】 パッケージクラックを防止し小型の半導体装置の製造が可能なチップ支持基板及び半導体装置。【解決手段】 ポリイミドボンディングシート1に、複数組のインナー接続部及び展開配線2、アウター接続部となる開口3及び貫通穴9を形成した基板を準備する1a。基板のチップ搭載領域に、ダイボンドフィルム4をボンディングシートとは接着しないように配線・金属パターンで接着する1b。ダイボンドフィルム上に無銀ペーストを用いて、半導体チップ6を基板に接着する。このとき配線・金属パターンのない部分で、ダイボンドフィルムとボンディングシート間に貫通穴とつながった空隙が形成される。チップ電極とインナー接続部を、金ワイヤ5をボンディングして電気的に接続する1c。封止用エポキシ樹脂7を用いて各々封止する1d。アウター接続部となる開口部にはんだボール8を配置し溶融接続させ1e、個々のパッケージに分離する1f。

請求項（抜粋）：

A.絶縁性支持基板の一表面には複数の配線が形成されており、前記配線は少なくとも半導体チップ電極と接続するインナ-接続部及び半導体チップ搭載領域部を有すものであり、B.前記絶縁性支持基板には、前記絶縁性支持基板の前記配線が形成されている箇所であって前記インナ-接続部と導通するアウタ-接続部が設けらる箇所に、開口が設けられており、C.前記絶縁性支持基板の前記半導体チップ搭載領域内における前記配線相互間に、少なくとも1個の貫通穴が設けられており、D.前記配線の半導体チップ搭載領域部を含めて前記半導体チップが搭載される箇所に、絶縁性フィルムが載置形成されており、E.前記絶縁性フィルムは、前記貫通穴周辺部で前記絶縁性支持基板との間に中空箇所を形成するように構成されていることを特徴とする半導体パッケ-ジ用チップ支持基板。

IPC (3件)：

H01L 23/12 ,  H01L 21/60 301 ,  H01L 21/60 311

FI (3件)：

H01L 23/12 W ,  H01L 21/60 301 A ,  H01L 21/60 311 S

引用特許：

出願人引用 (3件)

• 半導体装置およびその製造方法
  公報種別：公開公報   出願番号：特願平7-305288   出願人：株式会社日立製作所, 株式会社日立マイコンシステム, 日立北海セミコンダクタ株式会社
• 特開昭64-067924
  
• 特開昭63-115356