特許
J-GLOBAL ID:200903035405665631
半導体装置
発明者:
,
,
,
,
,
,
,
,
,
出願人/特許権者:
代理人 (1件):
鈴江 武彦 (外5名)
公報種別:公開公報
出願番号(国際出願番号):特願2003-123705
公開番号(公開出願番号):特開2003-332457
出願日: 1995年09月11日
公開日(公表日): 2003年11月21日
要約:
【要約】【課題】 埋め込み素子分離や不純物導入に起因する結晶欠陥を防止することを可能とする半導体装置を提供することを目的とする。【解決手段】 半導体基板と、この半導体基板の素子領域に形成されたMOS型半導体素子とを具備し、前記素子領域の角部の少なくとも1つ、又は前記素子領域の、ゲ-ト電極と重なる領域の端部は、前記素子領域のそれら以外の部分よりも低い不純物濃度を有することを特徴とする。
請求項(抜粋):
半導体基板と、この半導体基板の素子領域に形成されたMOS型半導体素子とを具備し、前記素子領域の角部の少なくとも1つ、又は前記素子領域の、ゲ-ト電極と重なる領域の端部は、前記素子領域のそれら以外の部分よりも低い不純物濃度を有することを特徴とする半導体装置。
IPC (9件):
H01L 21/8234
, H01L 21/76
, H01L 21/8238
, H01L 21/8242
, H01L 27/08 331
, H01L 27/088
, H01L 27/092
, H01L 27/108
, H01L 29/78
FI (8件):
H01L 27/08 331 A
, H01L 27/08 102 B
, H01L 21/76 L
, H01L 27/08 321 B
, H01L 27/08 321 E
, H01L 29/78 301 S
, H01L 27/10 621 B
, H01L 27/10 681 D
Fターム (69件):
5F032AA35
, 5F032AA44
, 5F032AA46
, 5F032AA47
, 5F032AA67
, 5F032AA70
, 5F032BA01
, 5F032BA05
, 5F032BB08
, 5F032CA03
, 5F032CA17
, 5F032DA02
, 5F032DA12
, 5F032DA25
, 5F032DA33
, 5F048AA01
, 5F048AA04
, 5F048AA07
, 5F048AB01
, 5F048AC01
, 5F048AC03
, 5F048BA02
, 5F048BA04
, 5F048BA10
, 5F048BA11
, 5F048BB05
, 5F048BB06
, 5F048BC01
, 5F048BD01
, 5F048BD09
, 5F048BE03
, 5F048BE07
, 5F048BF11
, 5F048BF15
, 5F048BG01
, 5F048BG03
, 5F048BG13
, 5F048BG14
, 5F048BH02
, 5F083AD42
, 5F083GA06
, 5F083HA01
, 5F083JA35
, 5F083JA36
, 5F083JA39
, 5F083JA40
, 5F083JA53
, 5F083MA06
, 5F083MA17
, 5F083MA20
, 5F083NA01
, 5F083NA02
, 5F083PR03
, 5F083PR36
, 5F083PR40
, 5F140AA08
, 5F140AA24
, 5F140AB03
, 5F140BA01
, 5F140BA16
, 5F140BF01
, 5F140BF04
, 5F140BG38
, 5F140BH01
, 5F140BH02
, 5F140BH12
, 5F140BK13
, 5F140CB04
, 5F140CD06
引用特許:
審査官引用 (7件)
-
特開昭59-181062
-
特開平2-177366
-
特開平2-035778
-
特開昭63-305562
-
特開平2-146773
-
特開平1-220863
-
半導体装置の製造方法
公報種別:公開公報
出願番号:特願平4-002164
出願人:富士通株式会社
全件表示
前のページに戻る