特許

J-GLOBAL ID：200903035451702860

連想メモリ

発明者： 成田 祐樹 ,  籏 竜一 ,  金沢 直樹
出願人/特許権者： 川崎マイクロエレクトロニクス株式会社
代理人 (1件)： 小杉 佳男 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願2001-321489
公開番号（公開出願番号）：特開2003-132686
出願日： 2001年10月19日
公開日（公表日）： 2003年05月09日
要約：

【要約】【課題】 動作の高速化および消費電力の低減化が図られた連想メモリ装置を提供する。【解決手段】 検索スタンバイ時に検索用ビット線対33_n, 33_nNを中間電位に保持するとともに、一致線制御部50で検索データの印加開始のタイミングでは一致線14_mを放電された状態に置き、その後一致線14_mに所定量の電荷を注入し、その後の一致線14_mの電位に基づいて検索用ビット線対33_n,33_nN上の検索データに対応する格納データが格納されたワードメモリを一致検出部40で検出する。

請求項（抜粋）：

1ワード分の格納データを格納しておくワードメモリを複数備えるとともに、複数のワードメモリの対応するビットセルに跨って延びるビット線対と、各ワードメモリに対応する一致線とを備え、前記ビット線対に検索データを印加した状態における前記一致線の電位に基づいて、前記ビット線対上の検索データに対応する格納データが格納されたワードメモリを検出する連想メモリにおいて、検索動作時に、前記ビット線対に検索データを印加するビット線対制御部と、前記ビット線対制御部による前記ビット線対への検索データの印加開始のタイミングでは前記一致線を放電された状態に置き、その後該一致線に所定量の電荷を注入する一致線制御部と、前記一致線制御部により前記所定量の電荷が注入された後の該一致線の電位に基づいて、前記ビット線対上の検索データに対応する格納データが格納されたワードメモリを検出する一致検出部とを備えたことを特徴とする連想メモリ。

IPC (2件)：

G11C 15/04 ,  G11C 15/04 631

FI (3件)：

G11C 15/04 C ,  G11C 15/04 Z ,  G11C 15/04 631 F

引用特許：

審査官引用 (1件)

• 低消費電力ダイナミック回路
  公報種別：公開公報   出願番号：特願2000-338282   出願人：米田正人