特許
J-GLOBAL ID:200903035554552963

半導体装置

発明者:
出願人/特許権者:
公報種別:公開公報
出願番号(国際出願番号):特願平6-096929
公開番号(公開出願番号):特開平7-283409
出願日: 1994年04月11日
公開日(公表日): 1995年10月27日
要約:
【要約】【目的】ICに集積可能な横型の高電圧用MISFETを備える半導体装置において、オン抵抗と占有面積の小さな高電圧用MISFETを提供すること。【構成】ドレイン電極42と、ソース電極41、基板11及びゲート電極43との間に所望の電圧を印加したとき、オフセットドレイン領域であるn<SP><HAN>ー</SP></HAN> 型拡散領域15と、このオフセットドレイン領域の表面側の2層以上の不純物層とが、少なくとも局所的にその全厚さにわたって空乏化されるようになっているものである。
請求項(抜粋):
半導体基板の表面側に形成され、ソース、ゲート及びドレインを有する高電圧MISFETを備える半導体装置であって、このMISFETは、前記ソース、前記ゲート及び前記ドレインに対してそれぞれに導電接続する電極とを有し、前記半導体基板と導電型の異なるオフセットドレイン領域を備えており、このオフセットドレイン領域は少なくともゲート絶縁層を介在して前記ゲートの下の前記基板表面側に形成されるチャネルから前記ドレインまで延在しており、前記オフセットドレイン領域の前記基板表面側には、交互に導電型の異なる2層以上の不純物層を備えている当該半導体装置において、前記ドレインと、前記ソース、前記半導体基板及び前記ゲートとの間に所望の電圧を印加したとき、前記オフセットドレイン領域とこのオフセットドレイン領域の表面側の前記2層以上の不純物層とが、少なくとも局所的にその全厚さにわたって空乏化されるようになっていることを特徴とした高電圧用MISFETを備える半導体装置。
FI (2件):
H01L 29/78 301 S ,  H01L 29/78 301 G
引用特許:
審査官引用 (6件)
  • 特開平4-107877
  • 特開平4-107872
  • 横型MOS電界効果トランジスタ
    公報種別:公開公報   出願番号:特願平4-127342   出願人:松下電子工業株式会社
全件表示

前のページに戻る