特許

J-GLOBAL ID：200903035827240951

半導体装置及びその製造方法

発明者： 清利 正弘 ,  岡野 晴雄 ,  今井 馨太郎 ,  江口 和弘
出願人/特許権者： 株式会社東芝
代理人 (1件)： 鈴江 武彦
公報種別：公開公報
出願番号（国際出願番号）：特願平7-032364
公開番号（公開出願番号）：特開平8-227980
出願日： 1995年02月21日
公開日（公表日）： 1996年09月03日
要約：

【要約】【目的】 ペロブスカイト結晶構造を有する誘電体膜を用いて、リーク電流が小さくかつ高誘電率を有する薄膜キャパシタを形成することができ、十分なキャパシタ容量を確保した平面型キャパシタセルを有する半導体装置を提供すること。【構成】 トランジスタとキャパシタからなるメモリセルを有する半導体装置において、シリコン基板101にトランジスタを形成した第1の試料と、STO基板114にペロブスカイト結晶構造を有する誘電体膜をキャパシタ絶縁膜115としたキャパシタを形成した第2の試料と、第1の試料と第2の試料とを電気的に接続する導電体部分113,116とを有し、第2の試料が第1の試料に対して貼り合わされていることを特徴とする。

請求項（抜粋）：

第1の基板にトランジスタを形成した第1の試料と、第2の基板にキャパシタ又はキャパシタの一部を形成した第2の試料と、第1の試料と第2の試料とを電気的に接続する導電体部分とを有し、第2の試料が第1の試料に対して貼り合わされていることを特徴とする半導体装置。

IPC (3件)：

H01L 27/108 ,  H01L 21/8242 ,  G11C 14/00

FI (3件)：

H01L 27/10 611 ,  G11C 11/34 352 A ,  H01L 27/10 651

引用特許：

審査官引用 (3件)

• 半導体メモリ
  公報種別：公開公報   出願番号：特願平3-215648   出願人：日本電気株式会社
• 強誘電体メモリ
  公報種別：公開公報   出願番号：特願平4-307149   出願人：オリンパス光学工業株式会社, シメトリックス・コーポレーション
• 半導体装置の製造方法
  公報種別：公開公報   出願番号：特願平6-313481   出願人：テキサスインスツルメンツインコーポレイテツド