特許

J-GLOBAL ID：200903035832197177

半導体装置、回路設計装置およびその方法

発明者： 玉井 真一 ,  澤田 宏和 ,  永原 出 ,  吉田 亜左実
出願人/特許権者： ソニー株式会社
代理人 (1件)： 佐藤 隆久
公報種別：公開公報
出願番号（国際出願番号）：特願平9-114672
公開番号（公開出願番号）：特開平10-308449
出願日： 1997年05月02日
公開日（公表日）： 1998年11月17日
要約：

【要約】【課題】スタンダードセルを用いた半導体装置において、回路セル等の効果的な配置を可能とする。【解決手段】回路動作判定部14は、レイアウト設計部12が設計した回路に含まれる回路セルそれぞれの遅延特性が、要求された値を満たすか否かを判定する。設計変更部16は、回路動作判定部14により指定された改善経路に、回路セルの遅延特性の改善に必要な駆動用回路セルを選択して挿入する。設計変更部16は、指定された回路セルおよび駆動用回路セルを半導体装置内に配置し、最適化する。なお、設計変更部16は、半導体装置を両側に電源用の配線およびグラウンドの配線を有し、これらの間に回路セルを配置する範囲を有する領域に分けて、回路セル等の配置を行う。

請求項（抜粋）：

複数の領域に分けられた半導体装置であって、前記複数の領域それぞれは、所定の回路セルと、前記所定の回路セルが、要求される遅延時間を満たすように、前記回路セルの出力信号を駆動する駆動回路セルと、前記回路セルおよび前記駆動回路セルに電源を供給する電源配線とを有し、前記複数の領域それぞれにおいて、前記回路セルおよび前記駆動回路セルは、前記要求される遅延時間を満たす位置に配置される半導体装置。

IPC (2件)：

H01L 21/82 ,  G06F 17/50

FI (4件)：

H01L 21/82 B ,  G06F 15/60 658 U ,  G06F 15/60 658 K ,  H01L 21/82 W

引用特許：

審査官引用 (3件)

• 特開平4-023347
  
• ファンアウト分解方法
  公報種別：公開公報   出願番号：特願平5-227077   出願人：株式会社東芝
• 特開平4-023347