特許

J-GLOBAL ID：200903035858919847

半導体薄膜の形成方法

発明者： 野口 隆 ,  林 久雄 ,  大嶋 健文
出願人/特許権者： ソニー株式会社
代理人 (1件)： 小池 晃 (外2名)
公報種別：公開公報
出願番号（国際出願番号）：特願平7-145022
公開番号（公開出願番号）：特開平8-107067
出願日： 1986年05月14日
公開日（公表日）： 1996年04月23日
要約：

【要約】【目的】 高キャリヤ移動度を示す半導体素子を再現性良く製造する。【構成】 LP-CVD法により形成された多結晶シリコン層に、ESR中心密度が1.03×1019個/cm3 以上となるようにSiイオンをイオン注入して十分に非晶質化させた後、第1段階のアニールとして600°CのFA(炉アニール)、第2段階のアニールとして1000°CのRTA(ラピッド・サーマル・アニール)を行う。これにより、多結晶シリコン層の大粒径化が図られ、高いキャリヤ移動度が達成される。

請求項（抜粋）：

基板上に非晶質もしくは多結晶質の半導体層を形成する工程と、前記半導体層に不活性元素のイオン注入を施して損傷を与える工程と、異なる温度にて複数回のアニールを施すことにより前記半導体層の結晶粒成長を進行させる工程とを有する半導体薄膜の形成方法。

IPC (5件)：

H01L 21/20 ,  H01L 21/265 ,  H01L 21/324 ,  H01L 29/786 ,  H01L 21/336

FI (2件)：

H01L 21/265 Q ,  H01L 29/78 627 G

引用特許：

審査官引用 (2件)

• 特開昭61-063015
  
• 特開昭61-078120