特許
J-GLOBAL ID：200903035902747552
メモリ制御方法及びメモリ制御装置
発明者：
出願人/特許権者：
代理人 (2件)：
河野 登夫
, 河野 英仁
公報種別：公開公報
出願番号（国際出願番号）：特願2004-170367
公開番号（公開出願番号）：特開2005-352602
出願日： 2004年06月08日
公開日（公表日）： 2005年12月22日
要約：
【課題】 メモリにアクセスする機器の種類に基づいて、アクセス終了後のメモリの待機モードを設定して、大規模なソフトウェアによる管理が不要で、簡単な制御で消費電力を低減出来、性能が低下しないメモリ制御装置の提供。【解決手段】 複数の機器(8〜10)からアクセスされるメモリ3を制御し、メモリ3を通常モード又は省電力待機モードに設定するように構成してあるメモリ制御装置2。機器(8〜10)からのアクセスが終了した後に設定すべきメモリ3のモードを、機器(8〜10)別に予め設定記憶しておく設定記憶手段6と、メモリ3にアクセスして来た機器(8〜10)を識別する識別手段5と、識別手段5が識別した機器(8〜10)について設定記憶手段6が記憶しているモードを参照する参照手段(7)とを備え、アクセスが終了した後に、メモリ3を参照手段(7)が参照したモードに設定する構成である。【選択図】 図1
請求項（抜粋）：
複数の機器からアクセスされるメモリを制御し、該メモリを通常モード又は省電力待機モードに設定するメモリ制御方法において、
前記機器からのアクセスが終了した後に設定すべき前記メモリのモードを、前記機器別に予め設定記憶しておく設定記憶手段を用意し、前記メモリにアクセスして来た機器を識別し、識別した機器について前記設定記憶手段が設定記憶しているモードを参照し、前記アクセスが終了した後に、前記メモリを参照したモードに設定することを特徴とするメモリ制御方法。
IPC (3件)：
G06F12/06
, G06F12/00
, G06F13/18
G06F12/06 515H
, G06F12/00 550E
, G06F13/18 510A
