特許

J-GLOBAL ID：200903035926351609

半導体装置の製造方法と半導体ウェハ

発明者： 住谷 秀俊
出願人/特許権者： 日本電気株式会社
代理人 (1件)： 工藤 実 (外1名)
公報種別：公開公報
出願番号（国際出願番号）：特願平11-343786
公開番号（公開出願番号）：特開2001-160577
出願日： 1999年12月02日
公開日（公表日）： 2001年06月12日
要約：

【要約】【課題】 半導体装置の製造工程で用いられるレジストパターンの特性ばらつきを防止することが可能な半導体装置の製造方法を提供する。【解決手段】 シリコンウェハ上に第1のチップ領域と第2のチップ領域を設ける第1の工程と、ここで、前記第2のチップ領域は、複数の特性評価領域からなり、前記第1のチップ領域に形成される第1のレジストパターンのパターン密度に基づいて、前記特性評価領域(のサイズを決定する第2の工程とからなり、ここで、前記パターン密度は、所定の領域に形成されるレジストパターンの占める面積と前記所定の領域の面積との面積比を示す半導体装置の製造方法を提供する。

請求項（抜粋）：

(a)シリコンウェハ上に第1のチップ領域と第2のチップ領域を設けるステップと、ここで、前記第2のチップ領域は、複数の特性評価領域からなり、(b)前記第1のチップ領域に形成される第1のレジストパターンのパターン密度に基づいて、前記特性評価領域のサイズを決定するステップと、ここで、前記パターン密度は、所定の領域に形成されるレジストパターンの占める面積と前記所定の領域の面積との面積比を示す、半導体装置の製造方法。

IPC (2件)：

H01L 21/66 ,  H01L 21/027

FI (2件)：

H01L 21/66 Y ,  H01L 21/30 502 V

Fターム (4件)：

4M106AA02 ,  4M106AA07 ,  4M106AB17 ,  4M106CA39

引用特許：

審査官引用 (1件)

• 半導体集積回路装置およびその製造方法
  公報種別：公開公報   出願番号：特願平9-349831   出願人：株式会社日立製作所