特許

J-GLOBAL ID：200903035940202748

半導体記憶装置の制御システム

発明者： 辻 秀貴
出願人/特許権者： 株式会社東芝
代理人 (22件)： 鈴江 武彦 ,  蔵田 昌俊 ,  河野 哲 ,  中村 誠 ,  福原 淑弘 ,  峰 隆司 ,  白根 俊郎 ,  村松 貞男 ,  野河 信久 ,  幸長 保次郎 ,  河野 直樹 ,  砂川 克 ,  勝村 紘 ,  橋本 良郎 ,  風間 鉄也 ,  河井 将次 ,  佐藤 立志 ,  岡田 貴志 ,  堀内 美保子 ,  竹内 将訓 ,  市原 卓三 ,  山下 元
公報種別：公開公報
出願番号（国際出願番号）：特願2008-153032
公開番号（公開出願番号）：特開2009-301194
出願日： 2008年06月11日
公開日（公表日）： 2009年12月24日
要約：

【課題】本発明は、NANDメモリを使用した制御システムにおいて、誤り訂正回路の付加に伴う、誤り訂正にかかる処理時間および消費電力の増大を抑制できるようにする。【解決手段】たとえば、NANDメモリ11には誤り検出回路11bを、そのコントローラ12にはECC回路12aを、それぞれ設ける。ページコピー動作において、コピー元Paより読み出したページデータの誤りが誤り検出回路11bによって検出された場合には、その読み出したページデータをコントローラ12に転送し、ECC回路12aによる誤り訂正処理を行った後、メモリセルアレイのコピー先Pbにコピーする。これに対し、誤りが検出されない場合には、コントローラ12に転送することなく、その読み出したページデータをメモリセルアレイのコピー先Pbにそのままコピーする。【選択図】 図1

請求項（抜粋）：

データの書き込みおよび読み出しが可能なメモリセルアレイ、および、前記メモリセルアレイより読み出されたデータの誤り検出を行う誤り検出回路、を備える半導体記憶装置と、 前記半導体記憶装置からのデータを取り込み、前記誤り検出回路での誤り検出処理の結果に応じて、前記データに対して誤り訂正処理を施す誤り訂正機能を有する制御装置と を具備し、 前記制御装置は、データのコピー時に、前記誤り検出処理の結果より前記データに対する誤り訂正処理が必要と判断した場合には、前記半導体記憶装置からの前記データを取り込んで前記誤り訂正処理を施した後、その誤り訂正処理を施した後のデータを用いて前記データのコピー動作を実行するように前記半導体記憶装置を制御し、前記誤り検出処理の結果より前記データに対する誤り訂正処理が不要と判断した場合には、前記半導体記憶装置からの前記データを取り込むことなく、前記データのコピー動作を実行するように前記半導体記憶装置を制御することを特徴とする半導体記憶装置の制御システム。

IPC (4件)：

G06F 12/16 ,  G11C 16/06 ,  G11C 16/04 ,  G11C 29/42

FI (4件)：

G06F12/16 320F ,  G11C17/00 639C ,  G11C17/00 622E ,  G11C29/00 631D

Fターム (24件)：

5B018GA02 ,  5B018HA14 ,  5B018MA23 ,  5B018NA06 ,  5B018QA14 ,  5B125BA02 ,  5B125CA01 ,  5B125CA08 ,  5B125CA11 ,  5B125DA03 ,  5B125DC03 ,  5B125DE08 ,  5B125DE14 ,  5B125DE17 ,  5B125DE20 ,  5B125EA05 ,  5B125EK02 ,  5B125EK10 ,  5L106AA10 ,  5L106BB01 ,  5L106BB12 ,  5L106EE05 ,  5L106FF05 ,  5L106GG05

引用特許：

出願人引用 (1件)

• 半導体記憶装置
  公報種別：公開公報   出願番号：特願2006-083325   出願人：株式会社東芝