特許
J-GLOBAL ID:200903042980996654

半導体記憶装置

発明者:
出願人/特許権者:
代理人 (8件): 鈴江 武彦 ,  河野 哲 ,  中村 誠 ,  蔵田 昌俊 ,  峰 隆司 ,  福原 淑弘 ,  村松 貞男 ,  橋本 良郎
公報種別:公開公報
出願番号(国際出願番号):特願2006-083325
公開番号(公開出願番号):特開2006-209963
出願日: 2006年03月24日
公開日(公表日): 2006年08月10日
要約:
【課題】本発明は、メモリセルアレイから読み出された1ページ分の読み出しデータの一部のデータの書き換えを行なって、異なるページに書き込むことを特徴とする。【解決手段】メモリセルアレイの1ブロックBL内の1ページ分のメモリセルMCから読み出されたデータがデータ保持回路12で保持される。このデータ保持回路12は複数のラッチ回路24を有し、これら複数のラッチ回路24はカラムアドレスによってアドレス指定がなされる。そしてカラムアドレスによってアドレス指定がなされたラッチ回路24に対して書き換え用のデータが供給され、このデータがラッチ回路24で保持されることでデータの書き換えが行なわれる。データの書き換え後の1ページ分のデータは、コピー先のページアドレス(ロウアドレス)に対応したメモリセルアレイ内のページに書き込まれる。【選択図】図2
請求項(抜粋):
メモリセルアレイと、 データ保持回路を具備し、 前記メモリセルアレイに対して、ページ単位でのデータの書き込み及び読み出しを行うとともに、第1の入力アドレスに対応する第1のページ中のメモリセルに記憶されたデータを前記データ保持回路に読み出して保持する第1の動作と、前記データ保持回路に保持されたデータの中で第2の入力アドレスに対応するカラムアドレスのデータを書き換える第2の動作と、前記データ保持回路に保持されたデータを第3の入力アドレスに対応する第2のページに書き込む第3の動作と、を行い、 前記第1のページと前記第2のページが異なることを特徴とする半導体記憶装置。
IPC (4件):
G11C 16/02 ,  G06F 12/02 ,  G06F 12/00 ,  G11C 16/04
FI (6件):
G11C17/00 611G ,  G06F12/02 580B ,  G06F12/00 597U ,  G11C17/00 601T ,  G11C17/00 613 ,  G11C17/00 622E
Fターム (17件):
5B060AA10 ,  5B060AB13 ,  5B060CA18 ,  5B060CB04 ,  5B125BA02 ,  5B125CA08 ,  5B125DA03 ,  5B125DB02 ,  5B125DC03 ,  5B125DE09 ,  5B125DE11 ,  5B125DE20 ,  5B125EA05 ,  5B125EA10 ,  5B125EE19 ,  5B125EF02 ,  5B125FA01
引用特許:
出願人引用 (2件) 審査官引用 (5件)
全件表示

前のページに戻る